یک سوئیچ آنالوگ جدید برای مدارهای خازن سوئیچ‌شده دقت بالا

نوع مقاله : علمی-پژوهشی

نویسندگان

دانشکده مهندسی برق - دانشگاه علم و صنعت ایران

چکیده

عملکرد مدارهای خازن سوئیچ‌شده به میزان قابل توجهی به سوئیچ‌های آنالوگ مورد استفاده در آن‌ها وابسته است. خطاهای تزریق بار کانال، نفوذ کلاک و نشتی حالت خاموش اصلی‌ترین عوامل محدود‌کننده دقت این سوئیچ‌های آنالوگ هستند. در این مقاله روشی نوین برای کمینه‌کردن این خطاها با استفاده از ساختاری بسیار ساده معرفی شده است. برای ارزیابی عملکرد سوئیچ پیشنهادی، شبیه‌سازی‌ها با استفاده از فن‌آوری 0.18 μm انجام شده است. نتایج شبیه‌سازی‌ها نشان می‌دهند مقاومت روشن سوئیچ پیشنهادی در سراسر محدوده سیگنال ورودی کم‌تر از Ω560 می‌باشد که این میزان مقاومت مشخصات موردنیاز پهنای‌باند دنباله‌روی سوئیچ را به‌طور کامل برآورده می‌سازد. به‌علاوه، از آنجایی‌که مقاومت خاموش سوئیچ پیشنهادی بسیار زیاد (چند گیگااهم) است، جریان نشتی آن بسیار ناچیز می‌باشد. هم‌چنین شبیه‌سازی‌ها نشان می‌دهند که خطاهای ناشی از سوئیچ با استفاده از روش پیشنهادی به‌طور قابل ملاحظه‌ای کاهش یافته است. میزان بار خطای ایجاد شده در خروجی ناشی از تزریق بار و نفوذ کلاک در محدوده وسیعی از تغییرات ورودی کم‌تر از fC 1.6 می‌باشد. هم‌چنین سوئیچ پیشنهادی به ازای ورودی سینوسی با فرکانس MHz 2.5 و دامنه mV800 و نیز فرکانس کلاک MHz200 با ولتاژ تغذیهV 1.8 دارای SNDR برابر باdB 80.55، ENOB برابر با 13.08، THD برابر با dB -81.41 و SFDR برابر با dB 87.7 می‌باشد. 

کلیدواژه‌ها

عنوان مقاله [English]

A Novel Analog Switch for High Precision Switched-Capacitor Applications

نویسندگان [English]

  • S. Naghavi
  • A. Abrishamifar
School of Electrical Engineering, Iran University of Science and Technology , Tehran, Iran
چکیده [English]

The performance of a switched capacitor circuit strongly depends on its analog switches. This paper introduces a new technique to design a high precision analog MOS switch for switched-capacitor applications. To satisfy the accuracy requirements of the switch, a novel technique is proposed to minimize the charge injection and clock feed-through errors by using a very simple structure. Moreover, an innovative approach to increase the off-resistance of the switch and consequently minimizing its leakage current is presented. In order to evaluate the performance of the proposed switch, simulations are done in a 18μm standard CMOS technology. The on-resistance of the proposed switch is less than 560Ω over entire input signal range which completely satisfies the tracking bandwidth requirements. In addition, since the proposed switch provides an ultra-high off-resistance in the range of several GΩs, the leakage current of the proposed switch is negligible. Simulation results also show that switch induced errors are significantly eliminated by using the proposed cancellation technique. The output error charge due to charge injection and clock feed-through over a wide range of the input signal variation is less than 1.6fC. Moreover, simulation results show that the proposed switch achieves signal to noise plus distortion ratio (SNDR) of 80.55dB, effective number of bits (ENOB) of 13.08, total harmonic distortion (THD) of -81.41dB and spurious-free dynamic range (SFDR) of 87.7dB for a 2.5MHz sinusoidal input of 800mv peak-to-peak amplitude at 200MHz sampling rate with a 1.8V supply voltage.

کلیدواژه‌ها [English]

  • Analog switch
  • channel charge injection
  • clock feed-through
  • sub-threshold leakage
  • switched capacitor circuit

مراجع

[1] P. J. Quinn, and A. van Roermund, Switched-capacitor techniques for high-accuracy filter and ADC design, Dordrecht, Netherlands: Springer Science & Business Media; 2007.
[2] C. Eichenberger, and W. Guggenbuhl, “Dummy transistor compensation of analog MOS switches, ” IEEE Journal of Solid-State Circuits, vol. 24, no.4, pp. 1143-1146,1989.
[3] F. Centurelli, and P. Monsurrò, S. Pennisi, G. Scotti, and A. Trifiletti, “Design solutions for sample-and-hold circuits in CMOS nanometer technologies,” IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 56, no. 6, pp. 459–463, 2009.
[4] G. Wegmann, E. Vittoz, and F. Rahali, “Charge injection in analog MOS switches,” IEEE Journal of Solid-State Circuits, vol. 22, no. 2, pp. 1091–1097, 1987.
[5] B. J. Sheu and C. Hu, “Switch-induced error voltage on a switched capacitor,” IEEE Journal of Solid-State Circuits, vol. 19, no. 4, pp. 519–525, April 1984.
[6] B. Razavi, Design of Analog CMOS Integrated Circuits, New York, USA, McGraw-Hill Higher Education, 2016.
[7] D. Zhang and A. Alvandpour, “A 3-nW 9.1-enob SAR ADC at 0.7V and 1kS/s,” Proceedings of the ESSCIRC (ESSCIRC), pp. 369-372, 2012.
[8] X. Wen, R. Wang, S. Yang, L. Chen and J. Chen, “A 30mW 10b 250mS/s dual channel SHA-less pipeline ADC in 0.18µm CMOS,” IEEE 55th International Midwest Symposium on Circuits and Systems (MWSCAS), pp. 1004–1007, 2012.
[9] W. C. Black, High speed CMOS A/D conversion techniques, PhD. thesis, University of California, Berkeley, 1980.
[10] N. Kurosawa, H. Kobayashi, K. Maruyama, H. Sugawara, and K. Kobayashi, “Explicit analysis of channel mismatch effects in time-interleaved ADC systems,” IEEE Transactions on Circuits and Systems I, vol. 48, pp. 261–271, Mar. 2001.
[11] R. Hu, J. Tang, “A novel bootstrapped switch,” International Conference of Consumer Electronics, Communications and Networks, pp. 1545–1547, 2012.
[12] X. Wu, H. Liu, Y. Wu, “A CMOS bootstrapped switch with novel clock feed-through compensation,” IEEE International Conference of Electron Devices and Solid-State Circuits, pp. 166–169, 2009.
[13] مهدی حسین‌نژاد، حسین شمسی، « طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین»، مجله مهندسی برق دانشگاه تبریز، دوره 46، شماره 1، صفحات 98-87، 1395.
[14] M. Asgari, O. Hashemipour, “Body effect compensation of analog switches using variable voltage function,” IEICE Electronics Express, vol. 8, no. 3, pp. 189–194, Oct. 2011.
[15] O. A. Adeniran, A. Demosthenous, “Constant-resistance CMOS input sampling switch for GSM/WCDMA high dynamic range sigma delta modulators,” IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 55, no. 10, pp. 3234–3245, Nov. 2008.
[16] C. Y. Yang, C. C. Hung, “A reliable low-voltage low-distortion MOS analog switch,” IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences,  vol. E89-A, no. 2, pp. 456-458, Feb. 2006.
[17] D. Zhang, A. Bhide, and A. Alvandpour, “A 53-nW 9.1-ENOB 1-kS/s SAR ADC in 0.13µm CMOS for medical implant devices,” IEEE Journal of Solid-State Circuits, vol. 47, no. 7, pp. 1585-1593, 2012.
[18] K. Ishida, K. Kanda, A. Tamtrakarn, H. Kawaguchi, and T. Sakurai, “Managing subthreshold leakage in charge-based analog circuits with low-V/sub TH/transistors by analog T-switch (AT-switch) and super cut-off CMOS (SCCMOS),” IEEE Journal of Solid-State Circuits, vol. 41, no. 4, pp. 859-867, 2006.
[19] J. H. Shieh, M. Patil, and B. J. Sheu, “Measurement and analysis of charge injection in MOS analog switches,” IEEE Journal of Solid-State Circuits, vol. 22, no. 2, pp. 277–281, April 1987.
[20] H. Rezaee-Dehsorkh, N. Ravanshad, R. Lotfi, Kh. Mafinezhad, and A. M. Sodagar, “Analysis and design of tunable amplifiers for implantable neural recording applications,” IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol. 1, no. 4, pp. 546-556, 2011.
[21] D. Zhang, Ultra low-power analog-to-digital converters for medical applications, Linköping University, 2012.
[22] W. Xiaofeng, L. Hongxia, S. Li, H. Yue, L. Di, and H. Shigang, “A bootstrapped switch employing a new clock feed-through compensation technique,” Journal of Semiconductors, vol. 30, no. 12, pp. 93-102, 2009.
[23] Y. Xiang, F. Xiangning, and Zh. Hao, “Design of sample-and-hold circuit for a reconfigurable ADC,” International Conference on Computer Science & Service System (CSSS), pp. 166-169, Nanjing, 2012.
[24] C. Gao, Y. Suying, and G.Jing, “20MHz switched-current sample-and-hold circuit with low charge injection,” Transactions of Tianjin University, vol. 19, no. 1, pp. 47–52, 2013.
[25] M. Azarmehr, R. Rashidzadeh, M. Ahmadi, “High-speed CMOS track-and-hold with an offset cancellation replica circuit,” IEEE International Symposium on Circuits and Systems (ISCAS), pp. 4297–4300, 2010.
[26] S. Sarafi, A. Kh. B. Aain, and J. Abbaszadeh, “Low-voltage CMOS switch for high-speed rail-to-rail sampling,” Circuits, Systems, and Signal Processing, vol. 35, no. 3, pp. 771-790, 2016.

فایل ها

هم رسانی

ارجاع به این مقاله

آمار