طراحی و پیاده‌سازی یک سلول تمام جمع‌کننده تقریبی سرعت-بالا و انرژی-پایین با فناوری CNFET قابل به‌کارگیری در پردازش تصویر

نویسندگان

1 دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران

2 استادیار، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران

3 دانشیار، گروه مهندسی کامپیوتر، واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران

چکیده

محاسبات تقریبی به‌عنوان یک روش نوین برای غلبه بر مشکلات تأخیر، مصرف انرژی و مساحت اشغالی مدارهای دیجیتال در نظر گرفته می‌شود. در این مقاله، یک سلول تمام جمع‌کننده تقریبی نوین ارائه می‌شود که مبنای طراحی آن بر اساس ترکیب سبک‌های منطقی CMOS استاندارد و ترانزیستور عبور است. تأخیر هر سلول در ساختار جمع‌کننده مواج تنها یک ترانزیستور است؛ از این‌رو مدار جمع‌کننده دارای سرعت بالایی است. از فناوری ترانزیستور اثر میدان نانولوله کربنی (CNFET) برای شبیه‌سازی و پیاده‌سازی سلول پیشنهادی استفاده می‌شود. شبیه‌سازی‌های جامعی با استفاده از ابزار HSPICE در برابر ولتاژهای منبع تغذیه، بارهای خروجی و دمای محیط متفاوت انجام شده است. نتایج شبیه‌سازی تأیید می‌کنند که سلول پیشنهادی از نظر تأخیر، حاصل‌ضرب توان-تاخیر (PDP) و حاصل‌ضرب انرژی-تاخیر (EDP) کارآمدتر از همتایان خود است. همچنین، در سطح کاربرد، با استفاده از ابزار MATLAB از ترکیب دو تصویر برای ارزیابی کارایی سلول پیشنهادی استفاده شده است. نتایج شبیه‌سازی سطح کاربرد تصدیق می‌کند که سلول پیشنهادی عملکرد قابل قبولی دارد و تصاویر خروجی را با کیفیت مناسب برای استنباط توسط انسان تولید می‌کند.

عنوان مقاله [English]

Design and Implementation of a High-Speed and Low-Energy Approximate Full Adder Cell with CNFET Technology Applicable in Image Processing

نویسندگان [English]

  • Fatemeh Danandeh 1
  • Y. Safaei Mehrabani 2
  • R. Faghih Mirzaee 3
1 Department of Computer Engineering, North Tehran Branch, Islamic Azad University, Tehran, Iran
2 Department of Computer Engineering, Shahr-e-Qods Branch, Islamic Azad University, Tehran, Iran
3 Department of Computer Engineering, Shahr-e-Qods Branch, Islamic Azad University, Tehran, Iran
چکیده [English]

Approximate computing has emerged as a new method to overcome the delay, energy consumption and area consumption of digital circuits. In this paper, a new approximate full-adder cell, which is based on the combination of the standard CMOS and pass transistor logic styles, is presented. The critical path in the structure of a ripple adder equals only one transistor; Therefore, the adder circuit has high speed. Carbon nanotube field-effect transistor (CNFET) technology is used to simulate and implement the proposed cell. Comprehensive simulations are carried out using HSPICE tool against different power supply voltages, output loads, and ambient temperatures. Simulation results confirm that the proposed cell is more efficient than its counterparts in terms of delay, power-delay product (PDP) and energy-delay product (EDP). At the application level, using the MATLAB tool, the application of image blending is used to evaluate the efficiency of the proposed cell. Simulation results of image processing confirm that the proposed cell has a reasonable performance and produces output images with suitable quality for human inference.

فایل ها

هم رسانی

ارجاع به این مقاله

آمار