پیاده‌سازی FPGA یک مبدل معکوس RNS مبنای سه بدون ضرب‌کننده برای مجموعه‌ی جدید ۴-پیمانه‌ای {3^n, 3^n-2, 3^n+2, 3^n-1} با استفاده از منطق سه‌حالتهٔ رمزگذاری‌شدهٔ دودویی.

نوع مقاله : علمی-پژوهشی

نویسندگان

1 گروه مهندسی برق، دانشکده مهندسی، دانشگاه شهید چمران اهواز، اهواز، ایران

2 عضو هیات علمی/ گروه مهندسی برق، دانشکده مهندسی، دانشگاه شهید چمران اهواز، اهواز، ایران

چکیده

این مقاله به ارائه یک پیاده‌سازی مبتنی بر FPGA از مبدل معکوس RNS بدون استفاده از ضرب‌کننده با مجموعه چهار پیمانه‌ ای جدید {3^n, 3^n-2, 3^n+2, 3^n-1} می‌پردازد. در روش پیشنهادی، با استفاده از سیستم منطقی مبنای سه نامتعادل، فرآیند تبدیل باقیمانده ها به عدد وزن دار به‌صورت بهینه و با حداقل پیچیدگی محاسباتی و مصرف منابع سخت‌افزاری انجام می‌شود. هسته معماری این سیستم با بهره‌گیری از ساده‌سازی‌های ریاضی و ویژگی‌های اختصاصی مجموعه پیمانه‌ مورد نظر، نیاز به واحدهای ضرب سخت‌افزاری را مرتفع نموده است. در این طراحی، ارقام مبنای سه به کد های دودویی نگاشت شده‌اند تا امکان پیاده‌سازی آن بر روی پلتفرم‌های متداول FPGA فراهم گردد. این ساختار برای کاربردهای با نیاز به پردازش پرسرعت طراحی شده است. با توجه به عدم وجود نمونه‌ای مشابه از مبدل معکوس RNS مبنای سه با مجموعه پیمانه 4 تایی در تحقیقات پیشین، یک روش مرجع جهت مقایسه و ارزیابی عملکرد پیاده‌سازی گردید. نتایج حاصل از شبیه‌سازی و سنتز، حاکی از کارایی بالای طرح پیشنهادی در ابعادتراشه، سرعت عملیاتی و مصرف انرژی بوده که آن را به گزینه‌ای مناسب برای سیستم‌های پردازش سیگنال و رمزنگاری با کارایی بالا و مصرف توان پایین تبدیل می‌نماید.

کلیدواژه‌ها

موضوعات

عنوان مقاله [English]

FPGA Implementation of a Multiplier-Free Ternary RNS Reverse Converter for a new 4-Moduli Set {3^n,3^n-2,3^n+2,3^n-1} Using Binary-Encoded Ternary Logic.

نویسندگان [English]

  • Javad Ahsan 1
  • Ebrahim Farshidi 2
  • Gholamreza Akbarizadeh 2
1 Department of Electrical Engineering, Faculty of Engineering, Shahid Chamran University of Ahvaz, Ahvaz, Iran
2 Department of Electrical Engineering, Shahid Chamran University of Ahvaz, Ahvaz, Iran
چکیده [English]

In this paper, we present a novel FPGA-based implementation of a multiplier-free reverse converter for the residue number system (RNS) using a new 4-moduli set {3^n, 3^n-2, 3^n+2, 3^n-1}. The proposed method leverages the unbalanced ternary logic system to achieve efficient residue-to-binary conversion with reduced computational complexity and hardware resource usage. The core architecture eliminates the need for hardware multipliers by exploiting mathematical simplifications and residue properties inherent to the chosen moduli set. Ternary digits are encoded in binary to enable implementation on conventional FPGA platforms. The design is suitable for high-speed applications. Since no comparable ternary RNS reverse converter exists in the current literature, a baseline method was implemented for evaluation. Simulation and synthesis results confirm the efficiency of the proposed design in terms of area, speed, and power consumption, making it a promising solution for low-power, high-performance signal processing and cryptographic systems.

کلیدواژه‌ها [English]

  • Residue number system (RNS)
  • reverse converter
  • ternary logic systems
  • modular arithmetic

مراجع

[1] K. Navi, A. S. Molahosseini, and M. Esmaeildoust, “How to teach residue number system to computer scientists and engineers”, IEEE Transactions on Education, vol. 54, no. 1, pp. 156–163, 2011.
[2] S. K. Singhal, S. Kumar, S. K. Patel, K. A. Rao, and G. Saxena, “An efficient method of modulo adder design for Digital Signal Processing applications,” MethodsX, vol. 14, p. 103–216, 2025.
[3] M. T. Gençoğlu, “Importance of Cryptography in Information Security,” IOSR Journal of Computer Engineering (IOSR-JCE), vol. 21, no. 1, pp. 65–68, 2019.
[4] H. Nakahara and T. Sasao, “A High-speed Low-power Deep Neural Network on an FPGA based on the Nested RNS: Applied to an Object Detector”, 2018 IEEE International Symposium on Circuits and Systems (ISCAS), May 2018, IEEE, pp. 1–5.
[5] M. Obeidi Daghlavi, M. R. Noorimehr, and M. Esmaeildoust, “Efficient two-level reverse converters for the four-moduli set {2n−1, 2n–1, 2n−1–1, 2n+1–1}”, Analog Integrated Circuits and Signal Processing, vol. 108, no. 1, pp. 75–87, 2021.
[6] B. Parhami and M. Mckeown, “Arithmetic with Binary-Encoded Balanced Ternary Numbers”, In Asilomar Conference on Signals, Systems and Computers, Nov 2013, IEEE, pp. 1130-1133.
[7] P. NavaeiLavasani, S. Adeli, M. R. Taheri, M. H. Moaiyeri, and K. Navi, “Fast and energy-efficient FPGA realization of RNS reverse converter for the ternary 3-moduli set {3n–2, 3n–1, 3n}”, SN Appl Sci, vol. 2, no. 2, pp. 269, 2020.
[8] S. Lin, Y. Bin Kim, and F. Lombardi, “Design of a ternary memory cell using CNTFETs”, IEEE transactions on nanotechnology, vol. 11, no. 5, pp. 1019–1025, 2012.
[9] S. Lone, A. Bhardwaj, A. K. Pandit, S. Gupta, and S. Mahajan, “A Review of Graphene Nanoribbon Field-Effect Transistor Structures”, Journal of Electronic Materials, vol. 50, no. 6, pp. 3169–3186, 2021.
[10] A. Malik, M. S. Hussain, and M. Hasan, “Energy-Efficient Exact and Approximate CNTFET-Based Ternary Full Adders”, Circuits, Systems, and Signal Processing, vol. 43, no. 5, pp. 2982–3003, 2024.
[11] الهام نیک بخت بیدگلی، داریوش دیدبان، ‫«بررسی عملکرد مالتی پلکسر سه ارزشی مبتنی بر ترانزیستورهای اثر میدان نانولوله کربنی»، مجله مهندسی برق دانشگاه تبریز، جلد ۵۰، شماره 2، صفحات ۹۴۳-۹۵۳، 139۹.
[12] آزاده السادات عمرانی زرندی، امیر صباغ ملاحسینی، ‫«طراحی ترکیبی مبدل های مستقیم و معکوس: شیوه ای نو برای کاهش پیچیدگی سخت افزاری سیستم اعداد مانده ای»، مجله مهندسی برق دانشگاه تبریز، جلد ۵۰، شماره ۳، صفحات ۱۳۱۵-۱۳۲۸، 139۹.
[13] P. V. A. Mohan, “Reverse Converters for the Moduli Set {2 n+ 1− 3, 2 n− 1, 2 n− 1− 1}”, IETE Journal of Education, vol. 57, no. 1, pp. 31–43, 2016.
[14] A. S. Molahosseini, M. Hosseinzadeh, and K. Navi, “A Multiplier-Free Residue to Weighted Converter for the Moduli Set {3 n–2, 3 n–1, 3 n}”, Con-temp Eng Sci, vol. 1, pp. 71-80, 2008.
[15] J. Ahsan, M. Esmaeildoust, A. Kaabi, and V. Zarei, “Efficient FPGA implementation of RNS Montgomery multiplication using balanced RNS bases”, Integration, vol. 84, pp. 72–83, 2022.
[16] M. Esmaeildoust, D. Schinianakis, H. Javashi, T. Stouraitis, and K. Navi, “Efficient RNS implementation of elliptic curve point multiplication over GF(p)”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 21, no. 8, pp. 1545–1549, 2013.
[17] M. Hosseinzadeh, S. J. Jassbi, and K. Navi, “A New Moduli Set {3 n-1, 3 n+ 1, 3 n+ 2, 3 n-2} in Residue Number System”, 10th International Conference on Advanced Communication Technology, Feb 2008, IEEE, pp. 1601–1603.
[18] M. Hosseinzadeh, K. Navi, and S. Gorgin, “A New Moduli Set for Residue Number System {rn 2, rn 1, rn}”, International Conference on Electrical Engineering, Apr 2007, IEEE, pp. 1–6.
[19] J. M. Rabaey, A. Chandrakasan, and B. Nikolic, “Digital integrated circuits”, vol. 2, Prentice hall Englewood Cliffs, 2002.

فایل ها

هم رسانی

ارجاع به این مقاله

آمار