طراحی معماری و پیاده‌سازی سخت‌افزاری فیلترهای هموارساز در تصاویر سه بعدی

نوع مقاله : علمی-پژوهشی

نویسندگان

1 گروه الکترونیک، دانشکده فنی مهندسی، دانشگاه شاهد

2 'گروه الکترونیک، دانشکده فنی مهندسی، دانشگاه شاهد

چکیده

در سالهای اخیر فناوریهای سه بعدی، رشد قابل ملاحظه ای داشته‌اند و در زمینه های مختلفی مانند رباتیک، سرگرمی، نظارت و ‌امنیت تاثیر گذاشته است. یکی از پردازشهای مهم در این زمینه، فیلترهای هموارساز در مدلهای سه بعدی است. در این راستا، در این مقاله دو معماری سخت‌افزاری به‌صورت ممیزثابت، موازی و مبتنی بر خط‌لوله برای دو فیلتر هموارساز میانگین‌ و گاوسی ارائه شده است. در معماری پیشنهادی و در مرحله پیش‌پردازش، داده‌های تصویر سه بعدی به صورت مناسب بازنمایی می‌شوند. برای مرحله پیش پردازش دو معماری متفاوت سخت‌افزاری پیشنهاد شده‌ است. برای فیلترهای میانگین‌گیری و گاوسی نیز دو معماری سخت افزاری متفاوتی پیشنهاد شده‌است که تفاوت آنها در ساختار بازنمایی داده‌های سه‌بعدی در مرحله پیش‌پردازش است. همچنین برای محاسبه تابع نمایی فیلتر گاوسی از روش جدول جستجو استفاده شده‌است. معماری‌های پیشنهاد شده با زبان سخت‌افزاری Verilog پیاده‌سازی و بوسیله نرم افزارهای ISE وVivado شبیه‌سازی و سنتز شده‌اند. برای یک تصویر سه‌بعدی با 299رأس و 562 وجه، فرکانس کاری برای فیلتر میانگین‌گیری با ساختارهای مختصات و طول بردار حدود 19 مگاهرتز و نرخ پردازش حاصل شده به ترتیب برابر 37367 و 28081 تصویر بر ثانیه می‌باشد و برای فیلتر گاوسی نیز فرکانس کاری حدود 19 مگاهرتز و نرخ پردازش بدست آمده به ترتیب برابر با 37299 و 28336 تصویر بر ثانیه است.

کلیدواژه‌ها

موضوعات


عنوان مقاله [English]

Architectural Design and Hardware Implementation of Smoothing Filters in 3D Images

نویسندگان [English]

  • Jalal Babaie 1
  • Alireza Behrad 2
1 Electronic Engineering Department, Faculty of Engineering, Shahed University
2 Electronic Engineering Department, Faculty of Engineering, Shahed University
چکیده [English]

In recent years, 3D technologies have experienced significant growth and have impacted various fields such as robotics, entertainment, surveillance, and security. One of the critical processes in this domain is smoothing filters in 3D models. In this regard, this paper presents two fixed-point, parallel, and pipeline-based hardware architectures for two smoothing filters: the mean and Gaussian filters. In the proposed architecture, during the preprocessing stage, 3D image data is represented appropriately. Two different hardware architectures are proposed for the preprocessing stage. Additionally, two distinct hardware architectures are proposed for the mean and Gaussian filters, differing in the structure of 3D data representation during preprocessing. Furthermore, a lookup table method is used to compute the exponential function for the Gaussian filter. The proposed architectures are implemented using the Verilog hardware description language and simulated and synthesized using ISE and Vivado software. For a 3D image with 299 vertices and 562 faces, the operating frequency for the mean filter with coordinate and vector length structures is approximately 19 MHz, and the achieved processing rates are 37,367 and 28,081 images per second, respectively. For the Gaussian filter, the operating frequency is around 19 MHz, and the obtained processing rates are 37,299 and 28,336 images per second, respectively.

کلیدواژه‌ها [English]

  • Architectural design
  • Hardware implementation
  • 3D image
  • Smoothing filters