

# ارزیابی عملکرد آنالوگ و پارامترهای اثر کanal کوتاه روی ترانزیستور

## اثر میدان بر پایه عایق توپولوژیک

مهران ولی<sup>۱</sup>، دانشجوی دکترا؛ داریوش دیدبان<sup>۲</sup>، استادیار؛ نگین معزی<sup>۳</sup>، استادیار

- گروه مهندسی نانوالکترونیک - پژوهشکده علوم و فناوری نانو - دانشگاه کاشان - کاشان - ایران - mehran.vali@grad.kashanu.ac.ir
- دانشکده مهندسی برق و کامپیوتر - دانشگاه کاشان - کاشان - ایران - dideban@kashanu.ac.ir
- دانشگاه فنی و حرفه‌ای - کاشان - ایران - n.moezi@tvu.ac.ir

**چکیده:** در راستای ارزیابی مواد جدید برای طراحی و شبیه سازی ترانزیستورهای اثر میدان در ابعاد نانومتری، در این مقاله ویژگی های الکترونیکی ترانزیستور اثر میدان بر پایه عایق توپولوژیک شبیه سازی و بررسی می گردد. از آنجا که گپ انرژی در ناحیه کanal این ترانزیستور با استفاده از میدان مغناطیسی عمود قابل تنظیم می باشد، ابتدا با رسم نمودار جریان بر حسب ولتاژ گیت به ازای مقادیر مختلف میدان مغناطیسی عمود، مشخصه های جریان مستقیم (DC Characteristics) همچون نسبت جریان روشن به جریان خاموش و ولتاژ آستانه (*Threshold voltage*) و عوامل مؤثر بر این پارامترها تجزیه و تحلیل می گردد. سپس برای ارزیابی اثرات کanal کوتاه، دو پارامتر نوسان زیرآستانه (*subthreshold slope*) و میزان تنزل سد القا شده ناشی از ولتاژ درین (DIBL) مورد بررسی قرار می گیرد. نتایج بدست آمده برای (*subthreshold slope*) و (DIBL) به ازای مغناطش  $m=1$  به ترتیب مقادیر  $8.24 \text{ mV/dec}$  و  $0.064$  را نشان می دهد که برای کاربردهای ترانزیستوری بسیار مناسب می باشد. در نهایت مشخصه های آنالوگ (Analog Characteristics) ترانزیستور شبیه سازی شده، همچون ترارسانایی (*Output conductance*، هدایت خروجی (*Transconductance*)، مقاومت خروجی (*Characteristics*) و بهره ولتاژ (*Gain*) به دست آمده و عوامل مؤثر بر این پارامترها مورد ارزیابی قرار می گیرد.

**واژه های کلیدی:** ترانزیستور اثر میدان، عایق توپولوژیک، نسبت جریان خاموش، ولتاژ آستانه، اثرات کanal کوتاه، نوسان زیرآستانه، مشخصه های آنالوگ، ترارسانایی، هدایت خروجی، مقاومت خروجی، بهره ولتاژ.

## Evaluation of Analog Performance and Short Channel Effect Parameters on Field Effect Transistor based on Topological Insulations

M. Vali<sup>1</sup>, PhD student; D. Dideban<sup>2</sup>, Assistant professor; N. Moezi<sup>3</sup>, Assistant professor

<sup>1</sup> Institute of Nanoscience and Nanotechnology, University of Kashan, Kashan, Iran, Email: mehran.vali@grad.kashanu.ac.ir

<sup>2</sup> Department of Electrical and Computer Engineering, University of Kashan, Kashan, Iran, Email: dideban@kashanu.ac.ir

<sup>3</sup> Technical and Vocational University, Kashan, Iran, Email: n.moezi@tvu.ac.ir

**Abstract:** In this paper, in order to evaluate new materials for design and simulation of the field effect transistors in nano dimensions, we simulate and investigate the electronic properties of a field effect transistor based of topological insulator. Since the energy gap in the channel region of this transistor is adjustable by a perpendicular magnetic field, first by obtaining the transfer characteristics, we analyze the DC characteristics such as  $I_{on}/I_{off}$  ratio and the threshold voltage. Moreover, we evaluate the short channel effects (SCEs) including subthreshold slope (SS) and drain induced barrier lowering (DIBL). The obtained results for (SS) and (DIBL) for  $m=1$  show the values of  $8.24 \text{ mV/dec}$  and  $0.064$ , respectively, which are very suitable for transistor applications. Finally we achieve the analog characteristics of the simulated field effect transistor such as transconductance, output conductance, output resistance and voltage gain and study the parameters affecting these figures of merits.

**Keywords:** Field effect transistor, topological insulator,  $I_{on}/I_{off}$  ratio, threshold voltage, short channel effects, subthreshold slope, analog characteristics, transconductance, output conductance, output resistance, voltage gain.

تاریخ ارسال مقاله: ۱۳۹۶/۶/۸

تاریخ اصلاح مقاله: ۱۳۹۶/۸/۲۲ و ۱۳۹۶/۱۲/۱۱

تاریخ پذیرش مقاله: ۱۳۹۷/۶/۲۱

نام نویسنده مسئول: داریوش دیدبان

نشانی نویسنده مسئول: ایران - کاشان - بلوار قطب راوندی - دانشگاه کاشان - دانشکده مهندسی برق و کامپیوتر.

**۱- مقدمه**

ساختار نواری آن بدون گپ انرژی است. در ناحیه کanal به واسطه ماده فرومغناطیس لایه‌نشانی شده، در اثر مجاورت میدان مغناطیسی با مغناطش عمود باعث بازشنوند گپ انرژی در ساختار نواری عایق توپولوژیک می‌شود. برای اعمال ولتاژ گیت بر روی این ناحیه یک لایه گیت فلزی در نظر گرفته شده است. بنابراین کanal از جنس عایق توپولوژیک ولی گیت از جنس فلز در نظر گرفته شده است. از آنجا که هدف ما بررسی پارامترهای جریان مستقیم و عملکرد آنالوگ ترانزیستور در ابعاد چند نانومتری می‌باشد، ابتدا منحنی مشخصه جریان بر حسب ولتاژ گیت رسم گردیده و پارامترهای تعیین‌کننده خواص ترانزیستوری همچون نسبت جریان روشن به خاموش، ولتاژ آستانه و همچنین به‌دلیل اهمیت اثرات کanal کوتاه پارامترهای نوسان زیرآستانه (*Subthreshold*) و کاربردهای آنالوگ، ترانزیستور شبیه‌سازی شده بررسی می‌گردد. از این‌رو بهره ولتاژ که یک پارامتر مهم در کاربردهای فرکانس رادیویی می‌باشد نیز تحلیل می‌گردد. برای این کار لازم است ابتدا ترارسانایی (*Transconductance*) و هدایت خروجی (*Output*) به‌ازای پارامترهای مختلف از جمله طول کanal و اندازه مغناطش عمود بررسی شود. همچنین مقاومت خروجی (*Output resistance*) که یک پارامتر آنالوگ می‌باشد ارزیابی می‌گردد.

**۲- مدل نظری و روش محاسباتی**

ساختاری را که در ادامه توضیح داده خواهد شد پیش‌تر در مرجع [۱۳] به عنوان یک ترانزیستور اثر میدان بر پایه عایق توپولوژیک شبیه‌سازی گردیده و منحنی مشخصه‌های جریان بر حسب ولتاژ گیت و جریان بر حسب ولتاژ درین و عوامل مؤثر بر این نتایج بررسی گردیده‌اند. شکل ۱ ساختار ترانزیستور اثر میدان شبیه‌سازی شده بر پایه عایق توپولوژیک را به صورت طرح‌واره نشان می‌دهد. همانطور که در شکل دیده می‌شود یک نوار باریک از یک عایق فرومغناطیس مثل  $EuO$  به پهنای  $d$  بر روی سطح عایق توپولوژیک در صفحه  $(x-y)$  نشانده شده است تا خاصیت مغناطیسی را با استفاده از اثر مجاورت در بازه  $x < d < x$  القا کند. با توجه به اینکه عایق توپولوژیک دارای حالت‌های رسانندگی در سطح بوده و در حجم خواص عایقی دارند، ضخامت عایق توپولوژیک در محاسبات وارد نمی‌شود. ضمناً ضخامت عایق فرومغناطیس زیر گیت و ضخامت دی اکسید سیلیکان ( $SiO_2$ ) ثابت و برابر ۱۰ نانومتر در نظر گرفته شده‌اند. لیدهای عایق توپولوژیک غیر مغناطیسی در چپ و راست ناحیه فرومغناطیس به اتصال‌های از جنس طلا که سورس و درین می‌باشند متصل است. گیت فلزی که بر روی ناحیه

در ترانزیستورهای اثر میدان فلز، اکسید، نیمرسانا (*MOSFET*)، زمانی که ابعاد کاهش می‌باید، در ابعاد چند ده نانومتر اثرات کanal کوتاه (*Short channel effects*) و جریان نشستی (*current leakage*) افزایش می‌باید [۴]. از این‌رو تلاش‌ها برای یافتن روش‌های جدید و مواد جایگزین برای طراحی و شبیه‌سازی ترانزیستورهای اثر میدان در ابعاد چند نانومتری افزایش یافت [۵]. یکی از مواد جدیدی که اخیراً شناسایی شده است عایق‌های توپولوژیک می‌باشند. عایق‌های توپولوژیک حالت‌های جدیدی از ماده کوانتمی هستند که به‌دلیل ویژگی‌های منحصر به‌فرد الکترونیکی و تراپردازی که سطح این مواد از خود نشان می‌دهند توجه بسیاری را به خود جلب کرده‌اند و یکی از مواد بالقوه برای توسعه قطعات الکترونیکی نانومتری از جمله ترانزیستورهای اثر میدان می‌باشند [۶، ۷]. در عایق‌های توپولوژیک همانند گرافن، به‌دلیل خطی بودن نمودار پاشندگی انرژی در اطراف نقطه دیراک، حاملین بار بر روی سطح عایق‌های توپولوژیک فرمیون‌های بدون جرم دیراک می‌باشند و بنابراین خواص تراپردازی حاملین بار روی سطح عایق‌های توپولوژیک متفاوت از خواص تراپردازی حاملین بار در ساختارهای بر پایه فلزها و نیمرساناهای معمولی است. در عایق‌های توپولوژیک، حاملین بار با انرژی پایین که دارای سرعت فرمی (معادل سرعت نور است) می‌باشند با معادله دیراک بدون جرم توصیف می‌شوند [۸، ۹].

گپ انرژی صفر در نمودار پاشندگی عایق‌های توپولوژیک باعث کاهش جریان خاموش و در نتیجه افت نسبت جریان روشن به خاموش می‌شود. یکی از ویژگی‌های منحصر به‌فرد عایق‌های توپولوژیک این است که با قراردادن یک لایه عایق فرومغناطیس روی سطح عایق توپولوژیک می‌توان خاصیت فرومغناطیسی را روی سطح عایق توپولوژیک القا کرد. از طرفی مشاهده شده است که برخلاف گرافن، انتقال فرمیون‌های دیراک روی سطح عایق‌های توپولوژیک به جهت مغناطش وابسته است. مولفه‌های مغناطش مماس با سطح عایق توپولوژیک، موقعیت سطح فرمی الکترون‌ها را جایه‌جا می‌کند. در حالی که مؤلفه مغناطش عمود بر سطح عایق توپولوژیک موجب القا یک گپ انرژی در طیف انرژی خطی حالت‌های سطحی عایق توپولوژیک می‌شود [۱۰].

در این مقاله، با بهره‌گیری از خواص الکترونیکی عایق‌های توپولوژیک، با استفاده از حل معادله دیراک و با روش ماتریس انتقال [۱۱، ۱۲] شبیه‌سازی یک ترانزیستور اثر میدان بر پایه عایق توپولوژیک بررسی می‌گردد. بستر مورد نظر در نواحی مختلف ترانزیستور شبیه‌سازی شده عایق توپولوژیک می‌باشد که

سورس که به ازای  $x < 0$  می‌باشد، به زمین متصل شده و پتانسیل این ناحیه صفر است. به ناحیه کanal یک ولتاژ ناشی از گیت قرار گرفته بر روی این ناحیه اعمال می‌شود. از طرفی به دلیل پتانسیل ناشی از ولتاژ درین، سد ناشی از ولتاژ گیت از ناحیه سورس می‌شکند. از این‌رو سد پتانسیل ناحیه کanal که ناشی از ولتاژ گیت و ولتاژ درین است به صورت تعداد زیادی لایه نازک با پتانسیل ثابت در نظر گرفته می‌شود. از طرفی به ناحیه سمت راست ناحیه کanal ولتاژ درین اعمال شده است.

با نشاندن یک ماده فرومغناطیس با مغناطش عمود بر صفحه (x-y) روی سطح عایق توپولوژیک، در اثر مجاورت یک گپ انرژی در ساختار نواری عایق توپولوژیک باز می‌شود که این گپ انرژی با تعییر اندازه میدان مغناطیسی عمود قابل کنترل است. از آنجا که افزایش گپ انرژی در ناحیه کanal منجر به افت بیشتر جریان خاموش می‌شود، در تحقیق حاضر با در نظر گرفتن این پدیده در ناحیه کanal ترانزیستور شبیه‌سازی شده یک لایه فرومغناطیسی بر روی سطح عایق توپولوژیک در نظر گرفته شده است تا بتوان در ناحیه کanal، گپ انرژی قابل کنترل داشت. از این‌رو برای بررسی اثر تعییر طول کanal روی نتایج، نمودار تعییرات تراسانایی بر حسب ولتاژ گیت به‌ازای مقادیر مختلف طول ناحیه کanal مورد بررسی قرار گرفته است.

در این روش محاسباتی، ناحیه سد فرومغناطیسی به تعداد زیادی نوار باریک با پهنای یکسان تقسیم می‌شود. به‌گونه‌ای که در هر باریکه  $j$  با مختصات  $x_j$  پتانسیل مؤثر به صورت تقریبی برابر با مقدار ثابت  $V_g - V_{ds}x_j/d$  می‌باشد. در ناحیه چپ به‌ازای  $x < 0$  و در ناحیه راست به‌ازای  $x > d$  با حل هامیلتونی رابطه (۱) توابع موج به صورت زیر بدست می‌آید:

(۳)

$$\psi_{x<0} = \begin{pmatrix} 1 \\ e^{i\theta_1} \end{pmatrix} e^{ik_1 x} + r \begin{pmatrix} 1 \\ -e^{-i\theta_1} \end{pmatrix} e^{-ik_1 x}$$

$$\psi_{x>d} = t \begin{pmatrix} 1 \\ e^{i\theta_2} \end{pmatrix} e^{ik_2 x}$$

در این روابط  $k_1 = E \cos \theta_1$  و  $k_2 = (E + V_{ds}) \cos \theta_2$  مولفه‌های بردار موج الکترون با انرژی  $E$  به ترتیب در نواحی سورس و درین هستند.

تابع موج در ز امین باریکه ناحیه فرومغناطیس مطابق رابطه زیر می‌باشد:


$$\psi_j = a_j \begin{pmatrix} 1 \\ A_j e^{i\theta_j} \end{pmatrix} e^{ik_j x} + b_j \begin{pmatrix} 1 \\ -A_j e^{-i\theta_j} \end{pmatrix} e^{-ik_j x} \quad (5)$$

که در این رابطه:

عایق فرومغناطیس قرار دارد منجر به شکل گیری یک سد پتانسیل در ناحیه کanal فرومغناطیس روی سطح عایق توپولوژیک می‌شود و جریان شارش بافتی در داخل قطعه از سورس به درین را کنترل می‌کند. ولتاژ گیت ناشی از گیت پشتی به هر سه ناحیه به طور یکسان اعمال می‌شود و باعث هم‌ترازشدن سطوح انرژی فرمی در سه ناحیه می‌شود. اما اعمال ولتاژ گیت بالایی باعث تعییر در تراز فرمی ناحیه کanal و تشکیل سد پتانسیل در این ناحیه می‌شود که با تنظیم مقدار آن، جریان در ترانزیستور کنترل می‌شود. از آنجا که در مرجع [۱۳] به صورت پایه‌ای یک ترانزیستور عایق توپولوژیک شبیه‌سازی گردیده و در کار حاضر برخی پارامترهای الکترونیکی و اثرات کanal کوتاه آن مورد استخراج و بررسی قرار گرفته است، در محاسبات حال حاضر نیز مانند قبل ماده زیر گیت که از جنس  $EuO$  می‌باشد با ثابت دیالکتریک  $\epsilon_{r}=23/9$  در نظر گرفته شده است. گیت فلزی زیر قطعه، انرژی فرمی و یا به عبارت دیگر چگالی حاملین بار در نواحی مختلف ترانزیستور را کنترل می‌کند. حرکت یک الکترون در این ساختار با استفاده از هامیلتونی زیر توصیف می‌شود [۱۴، ۱۵]:

$$H = v_F \vec{p} \cdot \vec{\sigma} + \vec{m} \cdot \vec{\sigma} + V(x) \quad (1)$$

در این رابطه  $\vec{p}$  عملگر اندازه حرکت در داخل صفحه (x-y) بردار ماتریس پائولی،  $v_F$  سرعت فرمی و  $\vec{m}$  مغناطش اعمال شده با استفاده از اثر مجاورت می‌باشد.



شکل ۱. طرح‌واره ترانزیستور اثر میدان بر پایه عایق

پتانسیل مؤثر در سراسر ساختار با استفاده از رابطه زیر تعریف می‌شود:

$$V(x) = \begin{cases} 0 & \text{for } x < 0 \\ V_g - V_{ds}x/d & \text{for } 0 < x < d \\ -V_{ds} & \text{for } x > d \end{cases} \quad (2)$$

که در این رابطه  $V_{ds}$  ولتاژ درین، سورس اعمال شده به ناحیه درین و  $V_g$  ولتاژ گیت اعمال شده است. در ترانزیستور شبیه‌سازی شده سه ناحیه سورس و کanal و درین در نظر گرفته شده است. ناحیه

استفاده شده است که مطابق رابطه (۱۱) می‌باشد. در بخش ۳ نتایج بهدست آمده از ترانزیستور شبیه‌سازی شده بر پایه عایق توپولوژیک ارائه و مورد تجزیه و تحلیل قرار می‌گیرد. لازم به ذکر است این نتایج با استفاده از کدنویسی در نرمافزار متلب بهدست آمده است.

### ۳- نتایج و بحث

در این بخش ویژگی‌های الکترونیکی ترانزیستور اثر میدان بر پایه عایق توپولوژیک بررسی می‌گردد. از این رو ابتدا در زیربخش ۳-۱ مشخصه‌های جریان مستقیم (*DC Characteristics*) از جمله *Threshold*, *voltage*, *nosan زیر آستانه (subthreshold slope)*, *تنزل سد القا (DIBL)* و عوامل مؤثر بر این پارامترها شده ناشی از ولتاژ درین (*Transconductance*)، هدایت خروجی (*Output resistances*) و *بهره ولتاژ (Gain)* برای این ترانزیستور بهدست می‌آیند و عوامل مؤثر بر این پارامترها ارزیابی می‌گردد.

#### ۳-۱- مشخصه‌های جریان مستقیم

برای راحتی در محاسبات، با استفاده از یک طول پایه  $a$  و انرژی پایه  $E_0 = \hbar v_F / a$ , همه کمیت‌ها به صورت بدون بعد ارائه می‌شوند. برای ماده  $\text{Bi}_2\text{Se}_3$  با سرعت فرمی  $v_F = 2 \times 10^5 \text{ m/s}$  و طول پایه  $a = 20 \text{ nm}$  مقدار انرژی پایه برابر  $E_0 = 20.4 \text{ meV}$  می‌باشد [۲۰]. شکل ۲ نمودار جریان بر حسب ولتاژ گیت را برای ترانزیستور اثر میدان بر پایه عایق توپولوژیک بین دو وضعیت جریان روشن و خاموش برای انرژی فرمی پایه  $E_F = 2/5$ , ولتاژ بایاس درین-سورس  $V_{ds} = 0/2$ , طول کانال  $d = 3$  (معادل ۶۰ نانومتر) و بهازای مقادیر مختلف مغناطیش عمود نشان می‌دهد.

$$A_j = \frac{E - V_g + V_{ds}x_j/d - m}{\sqrt{(E - V_g + V_{ds}x_j/d)^2 - m^2}} \quad (6)$$

$$k_j = \sqrt{(E - V_g + V_{ds}x_j/d)^2 - m^2} \quad (7)$$

$\theta_2$  و  $\theta_j$  به ترتیب زاویه فروضی الکترون‌ها در ناحیه لید چپ و لید راست است و  $\theta_j$  زاویه فروضی الکترون‌ها در باریکه ز ام ناحیه کانال فرومغناطیس می‌باشد. با استفاده از بقای مؤلفه  $y$  اندازه حرکت در فصل مشترک نواحی مختلف که ناشی از بقای وارونی انتقال در جهت  $y$  در هر ناحیه است، زوایای  $\theta_2$  و  $\theta_j$  را می‌توان بر حسب زاویه فروضی  $\theta_1$  به صورت زیر روابط بیان کرد:

$$\theta_2 = \arcsin\left(\frac{E \sin \theta_1}{E + V_{ds}}\right) \quad (8)$$

$$\theta_j = \arcsin\left(\frac{E \sin \theta_1}{E - V_g + V_{ds}x_j/d}\right) \quad (9)$$

با اعمال پایستگی توابع موج در مرز نواحی مختلف و با استفاده از روش ماتریس انتقال، احتمال عبور مطابق رابطه زیر بهدست می‌آید [۱۶، ۱۷]:

$$T(E, V_{ds}, \theta_1) = \frac{\cos \theta_2}{\cos \theta_1} |t|^2 \quad (10)$$

در روش ماتریس انتقال، دامنه موج فروضی و بازتابی الکترون‌ها در هر ناحیه به صورت ماتریسی در نظر گرفته می‌شود. با درنظر گرفتن رابطه بین ماتریس مؤلفه‌های نواحی مجاور در سرتاسر ساختار، می‌توان معادله بین ماتریس مؤلفه‌ها را از ناحیه سورس تا درین به صورت زیر بهدست آورد [۱۶]:

$$\begin{pmatrix} 1 \\ r \end{pmatrix} = M \begin{pmatrix} t \\ 0 \end{pmatrix} \quad (11)$$

که در این رابطه ماتریس انتقال بهدست آمده مطابق رابطه زیر می‌باشد [۱۷، ۱۸]:


$$M = \prod_j M_j^{-1}(x_j) M_{j+1}(x_j) \quad (12)$$

در این رابطه  $M_j(x_j)$  ماتریس انتقال بین زامین و  $+z$  امین باریکه در ناحیه فرومغناطیس و در موقعیت  $x_j$  می‌باشد.

پس از تعیین احتمال عبور، جریان در دمای صفر درجه را می‌توان مطابق فرمول‌بندی لانداؤئر-بوتیکر طبق رابطه زیر محاسبه کرد [۱۶، ۱۷]:

$$I = I_0 \int_{E_F - V_{ds}}^{E_F} \int_{-\pi/2}^{\pi/2} T(E, V_{ds}, \theta_1) |E| \cos \theta_1 d\theta_1 dE \quad (13)$$

در این رابطه زوایای  $\theta_2$  و  $\theta_j$  باید بین  $\frac{\pi}{2}$  در نظر گرفته شود تا تمام زوایای فروضی را شامل شود. در رابطه (۱۳) جریان بر حسب احتمال عبور (رابطه ۱۰) بهدست می‌آید. همانطور که در رابطه (۱۰) ملاحظه می‌شود احتمال عبور  $T$  بر حسب دامنه عبور  $t$  بهدست می‌آید. برای محاسبه دامنه عبور از روش ماتریس انتقال



شکل ۳. نسبت جریان روشن به خاموش بر حسب تغییرات

به علاوه محاسبات انجام شده نشان می‌دهد که با افزایش اندازه مغناطش، نوسان زیرآستانه (SS) کاهش می‌یابد. نوسان زیرآستانه (SS)، یک پارامتر مهم در ترانزیستورهای اثر میدان می‌باشد که مطابق رابطه زیر به دست می‌آید [۲۲، ۱]:


$$SS = dV_g / d \log(I/I_0) \quad (14)$$

این پارامتر عبارت است از مقدار ولتاژ گیت لازم برای افزایش یک واحد در جریان زیرآستانه و هر چه این پارامتر کوچک‌تر باشد که مطلوب‌تر است، زیرا به ترانزیستور اجازه می‌دهد تا در انرژی‌های خیلی پایین عمل کند. جدول ۱ مقادیر اندازه‌گیری شده نوسان زیرآستانه (SS) برای مغناطش‌های مختلف را نشان می‌دهد. مشاهده می‌شود که مقادیر به دست آمده کوچک‌تر از مقدار متوسط در ترانزیستورهای اثر میدان فلز- اکسید-نیمرسانای معمولی می‌باشد که برابر با  $mV/\text{decade}$  است. در نتیجه این موضوع منجر به بروز رفتار سویچ‌زنی به حالت خاموش در ترانزیستور بر پایه عایق توپولوژیک نسبت به ترانزیستورهای اثر میدان معمولی می‌شود.

پارامتر دیگری که برای ترانزیستور شبیه‌سازی شده مورد بررسی قرار می‌گیرد ( $DIBL$ ) می‌باشد. این پارامتر عبارت است از نسبت تغییرات ولتاژ آستانه به تغییرات ولتاژ بایاس درین- سورس که مطابق رابطه زیر به دست می‌آید [۲۳]:

$$DIBL = \frac{V_{TH2} - V_{TH1}}{V_2 - V_1} \quad (15)$$

در این رابطه به ترتیب  $V_{TH1}$  و  $V_{TH2}$  ولتاژ آستانه به‌ازای ولتاژ بایاس درین- سورس  $V_1$  و  $V_2$  می‌باشد. جدول ۱ نتیجه محاسبه ( $DIBL$ ) بین ولتاژ بایاس‌های  $V_1=0.1$  و  $V_2=1.5$  به‌ازای مقادیر مختلف مغناطش را نشان می‌دهد. مشاهده می‌شود که با افزایش مغناطش مقادیر ( $DIBL$ ) افزایش می‌یابد. با این حال نتایج به دست آمده نشان می‌دهد که این مقادیر نسبت به مقادیر متناظر



شکل ۲. نمودار جریان بر حسب ولتاژ گیت برای ترانزیستور اثر میدان عایق توپولوژیک بین دو وضعیت جریان روشن و خاموش برای مقادیر مختلف مغناطش عمود.


همانطور که در شکل با خط‌چین مشخص شده است، ولتاژ آستانه برای همه منحنی‌ها تقریباً برابر با  $\approx 2V_g$  می‌باشد که بیانگر این است که ولتاژ آستانه مستقل از اندازه مغناطش عمود است. در مرجع [۲۱] نویسنده‌گان کاربردهای منطقی در ترانزیستور اثر میدان تونلی دوگیتی بدون پیوند مورد بررسی قرار داده‌اند. آن‌ها دریافتند که اندازه ولتاژ آستانه وابسته به اختلاف تابع کار (work function) ماده کانال و فلز گیت می‌باشد که مربوط به ویژگی‌های جنس ماده کانال و فلز گیت است. در اینجا نیز در شکل ۲ به‌ازای تغییر اندازه مغناطش، برای همه منحنی‌ها جنس کانال و فلز گیت تغییر نمی‌کند.

در ادامه برای ارزیابی اثرات کانال کوتاه در ترانزیستور اثر میدان بر پایه عایق توپولوژیک شبیه‌سازی شده، تغییرات نوسان زیر آستانه (SS) و میزان تنزل سد القاشه ناشی از ولتاژ درین (DIBL) مورد بررسی قرار می‌گیرد. همانطور که در شکل ۲ مشاهده می‌شود، تأثیر تغییرات مغناطش بر جریان روشن ناچیز است در حالی که با افزایش مغناطش عمود به دلیل افزایش گپ انرژی در ناحیه کانال، جریان خاموش افت بیشتری می‌یابد که این موضوع دو مشخصه مهم در عملکرد ترانزیستور را تحت تاثیر قرار می‌دهد.

شکل ۳ نمودار تغییرات جریان روشن به جریان خاموش را به ازای مقادیر مختلف مغناطش عمود نشان می‌دهد. مشاهده می‌شود که با افزایش مغناطش عمود، نسبت جریان روشن به جریان خاموش که یک پارامتر مهم در کاربردهای دیجیتال است افزایش می‌یابد و به‌ازای  $m=2$  اندازه آن از مقدار  $10^4$  که مقدار مناسبی برای کاربردهای ترانزیستوری در انرژی‌های پایین می‌باشد عبور می‌کند.

همانطور که مشاهده می‌شود، با افزایش ولتاژ گیت ابتدا ترارسانایی برای همه منحنی‌ها مقدار ناچیزی دارد. سپس با افزایش بیشتر مقدار ولتاژ گیت، ابتدا منحنی مربوط به مغناطش  $m=1$  شروع به افزایش می‌کند و بعد از آن منحنی‌های ترارسانایی بعدی به ترتیب افزایش مقادیر مغناطش، افزایش می‌یابند. مقادیر ناچیز ترارسانایی در منحنی‌ها به ازای مقادیر مختلف مغناطش، مربوط به ناحیه قبل از جریان روشن منحنی‌های متناظر در نمودار جریان بر حسب ولتاژ گیت شکل ۲ می‌باشد و به ازای ولتاژ گیتی که جریان روشن می‌شود ترارسانایی به مقدار بیشینه خود می‌رسد. همان‌طور که مشاهده می‌شود با افزایش مغناطش مقدار ترارسانایی بیشینه افزایش می‌یابد، به طوری که به ازای مغناطش  $m=2/5$  بیشترین مقدار ترارسانایی به دست می‌آید. بنابراین افزایش مغناطش منجر به دست‌یابی به مقادیر بزرگ‌تر ترارسانایی و کاربرد آنالوگ بهتر می‌شود.

حال برای بررسی اثر تغییر طول کانال بر مشخصه‌های آنالوگ، رفتار ترارسانایی ( $g_m$ ) به ازای تغییرات طول کانال مورد توجه قرار می‌گیرد. شکل ۵ نمودار ترارسانایی ( $g_m$ ) بر حسب ولتاژ گیت را برای طول کانال‌های مختلف نشان می‌دهد. همه طول‌ها نسبت به مقدار پایه  $a=20\text{ nm}$  نرمالیزه شده‌اند. مشاهده می‌شود که ترارسانایی ( $g_m$ ) به طول کانال حساس است و با افزایش طول کانال ترارسانایی ( $g_m$ ) افزایش می‌یابد. اما با ادامه افزایش طول کانال میزان حساسیت ترارسانایی ( $g_m$ ) به طول کانال کم می‌شود، به طوری که در شکل ۵ مشاهده می‌شود که با افزایش طول کانال فاصله بین بیشینه منحنی‌ها کم می‌شود.



شکل ۵. نمودار ترارسانایی ( $g_m$ ) بر حسب ولتاژ گیت به ازای  $m=1$  برای طول کانال‌های مختلف.

برای ترانزیستورهای اثر میدان بربایه سیلیکن بسیار کوچک‌تر می‌باشد.


#### جدول ۱. مقادیر $SS$ و $DIBL$ به ازای مقادیر مختلف

|         | SS(mV/dec) | DIBL  |
|---------|------------|-------|
| $m=1$   | ۸/۲۴       | ۰/۰۶۴ |
| $m=1/5$ | ۵/۶۱       | ۰/۱۶۱ |
| $m=2$   | ۳/۸۵       | ۰/۳۲۲ |
| $m=2/5$ | ۲/۸۱       | ۰/۵۸۰ |

#### ۳-۲-مشخصه‌های آنالوگ

اکنون ترانزیستور اثر میدان شبیه‌سازی شده از نقطه نظر عملکرد آنالوگ مورد بررسی قرار می‌گیرد و اثر پارامترهایی همچون تغییر مغناطش عمود و تغییر طول کانال بر روی مشخصه‌های آنالوگ از جمله ترارسانایی ( $g_m$ )، هدایت خروجی ( $g_d$ )، مقاومت خروجی ( $R_o$ ) و بهره ولتاژ ( $A_V$ ) بررسی می‌گردد [۲۳-۲۷]. لازم به ذکر است از آنجا که اتلاف انرژی در ناحیه زیرآستانه پایین است، مشخصه‌های آنالوگ در این ناحیه مورد ارزیابی قرار می‌گیرند.

ابتدا رفتار ترارسانایی ( $g_m$ ) به ازای مقادیر مختلف مغناطش مورد بررسی قرار می‌گیرد. پارامتر ترارسانایی ( $g_m$ ) میزان تقویت مقادیر ( $g_m$ ) بزرگ‌تر باشد، بیانگر بهره‌وری بیشتر تقویت است و قطعه برای کاربردهای آنالوگ مناسب‌تر می‌باشد. مقادیر ترارسانایی ( $g_m$ ) مطابق رابطه  $g_m = \partial(I/I_0)/\partial V_g$  و از نمودار جریان بر حسب ولتاژ گیت (شکل ۲) به دست می‌آید. شکل ۴ نمودار ترارسانایی بر حسب ولتاژ گیت را برای مقادیر مختلف مغناطش عمود و به ازای  $E_F=2/5$  نشان می‌دهد.




شکل ۴. نمودار ترارسانایی بر حسب ولتاژ گیت به ازای مقادیر مختلف مغناطش عمود.

پارامتر بعدی که در کاربردهای آنالوگ دارای اهمیت بالایی است مقاومت خروجی ( $R_o$ ) می‌باشد که برابر با معکوس هدایت خروجی است و از رابطه  $(R_o) = \frac{\partial(I/I_0)}{\partial V_{ds}}^{-1}$  به دست می‌آید. تغییرات مقاومت خروجی ( $R_o$ ) بر حسب تغییرات ولتاژ بایاس درین-سورس در شکل ۷ رسم شده است. مشاهده می‌شود که که منحنی مقاومت خروجی ( $R_o$ ) مربوط به مغناطش  $m=1$  دارای بیشترین مقاومت می‌باشد و با افزایش مقادیر مغناطش مقاومت خروجی کاهش می‌یابد.

پس از محاسبه ترارسانایی ( $g_m$ ) و هدایت خروجی ( $g_d$ )، گام بعد محاسبه بهره ولتاژ  $A_v = g_m/g_d$  برای ترانزیستور اثر میدان بر پایه عایق توپولوژیک شبیه سازی شده می‌باشد. شکل ۸ نمودار تغییرات بهره ولتاژ ( $A_v$ ) بر حسب ولتاژ گیت را به ازای  $E_F = 2.5$  و برای مقادیر مختلف مغناطش نشان می‌دهد.


همانطور که در شکل ۸ مشاهده می‌شود، مقادیر بهره ولتاژ به ازای ولتاژ گیت‌های نزدیک به ولتاژ آستانه مقدار بیشتری دارد و با افزایش ولتاژ کاهش می‌یابد که نشان‌دهنده آن است که بهره ولتاژ که یک پارامتر مهم در تعیین مشخصه‌های آنالوگ است در ناحیه اطراف ولتاژ آستانه بیشترین مقدار را دارد. در ضمن مشاهده می‌شود که با افزایش مقدار مغناطش عمود بهره ولتاژ به مقادیر چشمگیری افزایش می‌یابد. بنابراین با افزایش مقادیر مغناطش عمود، میزان بهره‌وری برای مشخصه‌های آنالوگ و کاربردهای فرکانس رادیویی افزایش می‌یابد.



شکل ۷. مقاومت خروجی بر حسب ولتاژ درین-سورس.

در ادامه دومین پارامتر آنالوگ یعنی هدایت خروجی ( $g_d$ ) مورد بررسی قرار می‌گیرد. شکل ۶ نمودار تغییرات هدایت خروجی ( $g_d$ ) بر حسب ولتاژ بایاس درین-سورس را برای  $E_F = 2/5$  و به ازای  $V_g = 6$  مقادیر مختلف مغناطش عمود نشان می‌دهد. مقادیر هدایت خروجی ( $g_d$ ) به صورت مستقیم از منحنی جریان بر حسب ولتاژ بایاس درین-سورس شکل ۶ (الف) استخراج شده و همچنین از رابطه  $g_d = \frac{\partial(I/I_0)}{\partial V_{ds}}$  به دست می‌آید.

همانطور که از شکل ۶ (ب) مشاهده می‌شود، با افزایش ولتاژ درین مقادیر هدایت خروجی ( $g_d$ ) برای هر سه منحنی به یک شکل تغییر می‌کند. با افزایش ولتاژ بایاس هدایت خروجی ( $g_d$ ) کاهش می‌یابد. این روند کاهشی تا  $\approx 2V_{ds}/5$  ادامه می‌یابد و سپس مقادیر هدایت خروجی ( $g_d$ ) برای هر سه منحنی افزایش پیدا می‌کند. این رفتار هدایت خروجی ( $g_d$ ) ناشی از رسانندگی دیفرانسیلی منفی در نمودار جریان بر حسب ولتاژ بایاس شکل ۶ (الف) می‌باشد.




شکل ۶. نمودار (الف) جریان و (ب) تغییرات هدایت خروجی بر حسب ولتاژ بایاس.

همچنین مشاهده می‌شود که منحنی هدایت خروجی ( $g_d$ ) به ازای مغناطش  $m=2$  در مقایسه با دو منحنی دیگر در کل مقدار کمتری دارد.

سیلیکانی نمایشگر اینمی بسیار بیشتر این ترانزیستور نسبت به اثرات کانال کوتاه در ترانزیستورهای نانومتری می‌باشد. به عبارت دیگر، ولتاژ باپاس درین اثر بسیار کمی بر ولتاژ آستانه به عنوان یک پارامتر کلیدی افزاره دارد.

**جدول ۲:** مقایسه پارامترهای کلیدی ترانزیستور عایق توپولوژیک این مقاله با چند ترانزیستور ارائه شده در مقالات دیگر

|                             | SS   | DIBL | $I_{on}/I_{off}$ | Gain |
|-----------------------------|------|------|------------------|------|
| TI FET<br>For $m=$<br>$2/5$ | ۲/۸۱ | -/۵۸ | $10^6$           | ۳۸   |
| [۲۹]                        | ۶/۲۳ | -    | $10^5$           | ۱۶   |
| [۳۰]                        | ۶۸   | -    | $10^5$           | ۱۷   |
| [۳۱]                        | ۶۶   | ۲۷   | $10^5$           | -    |



شکل ۸. نمودار تغییرات بهره ولتاژ (A<sub>v</sub>) بر حسب ولتاژ گیت برای مقادیر مختلف مغناطش.

در مرجع [۲۸] نویسندها یک فیلم نازک از ماده عایق توپولوژیک را درنظر گرفته‌اند و بر روی آن یک ترانزیستور اثر میدان را شبیه‌سازی کرده‌اند. در اینجا به‌دلیل فیلم‌شدن عایق توپولوژیک گپ انرژی در ساختار نواری آن پدیدار شده است. نتایج آنها نشان می‌دهد که همانند کار حاضر، خواص الکترونیکی خوبی به‌دست آمده است. از جمله نسبت جریان روشن به جریان خاموش در حد  $10^4$  می‌باشد. همچنین مقادیر به‌دست آمده برای ترارسانای الکتریکی نسبت به یک ترانزیستور سیلیکونی مقادیر ضعیف‌تری را نشان می‌دهد.

در جدول شماره ۲، چند مشخصه کلیدی ترانزیستور بررسی شده در این مقاله با ترانزیستورهای سه مرجع دیگر در ابعاد مشابه مقایسه شده است. مراجع [۳۰، ۲۹] به ترتیب ترانزیستور اثر میدان بر پایه ماده دو بعدی ژرمانن (ژرمانیم دوبعدی) و گرافن در ابعاد مشابه بوده و مرجع [۳۱] نیز یک ترانزیستور اثر میدان معمولی بر پایه سیلیکان در همین ابعاد می‌باشد. همان‌طور که از پارامترهای این جدول پیداست، ترانزیستور پیشنهادی برمبنای عایق توپولوژیک دارای نسبت جریان روشن به خاموش یک دهه بزرگتر از سایر ترانزیستورهای مورد بررسی می‌باشد. همچنین بهره ذاتی بالاتر این ترانزیستور نسبت به سایر ترانزیستورها، مovid برتری آن برای کاربردهای آنالوگ می‌باشد. علاوه بر آن، شبیه زیرآستانه بسیار کم ترانزیستور مورد بررسی در این مقاله نسبت به ترانزیستورهای سیلیکانی مرسوم دارای محدودیت  $60\text{mV/dec}$  و همچنین نسبت به ترانزیستورهای تونلی ژرمانیم که دارای محدودیت فوق نمی‌باشند، نمایانگر برتری آن از لحاظ مصرف توان استاتیک کمتر در مدارهای دیجیتال می‌باشد. در نهایت مقایسه پارامتر DIBL این ترانزیستور با پارامتر مشابه در ترانزیستورهای

**۵- نتیجه‌گیری**  
در این مقاله با بهره‌گیری از خواص تراپردی عایق‌های توپولوژیک شبیه‌سازی یک ترانزیستور اثر میدان بر پایه عایق توپولوژیک انجام شده است. از جمله خواص تراپردی ویژه عایق‌های توپولوژیک ساختار نواری این مواد می‌باشد که موجب شده است این ماده در حالت عادی خاصیت شبیه فلزی داشته باشد و از طرفی به‌دلیل خطی‌بودن ساختار نواری این ماده در اطراف نقاط دیراک، سرعت حاملین بار سرعت فرمی باشد. از دیگر ویژگی‌های این مواد این است که در اثر اعمال میدان مغناطیسی عمود بر سطح این مواد گپ انرژی در ساختار نواری این ماده باز می‌شود و این ماده به فاز نیم‌رسانایی می‌رود. با تنظیم اندازه میدان مغناطیسی می‌توان اندازه گپ انرژی را کنترل کرد. در این مقاله بر اساس این ویژگی‌های منحصر به فرد که در مواد نیمه‌هادی مرسوم نظیر سیلیکان که پایه و اساس ترانزیستورهای اثر میدان معمولی است وجود ندارد، یک ترانزیستور اثر میدان جدید شبیه‌سازی گردید. نتایج نشان می‌دهد که با افزایش مغناطش که به ناحیه کانال اعمال شده گپ انرژی در ناحیه کانال افزایش یافته و بنابراین نسبت جریان روشن به خاموش که یک مشخصه مهم ترانزیستوری است از مقدار  $10^4$  که یک مقدار ایده‌آل است تجاوز می‌کند. همچنین به‌دلیل ساختار نواری نواحی کانال و سورس و درین در نمودار جریان بر حسب ولتاژ درین یک قله به دره به نسبت بالا رخ می‌دهد. همچنین نتایج ارائه شده در این مقاله نشان می‌دهد که در مقایسه با ترانزیستور اثر میدان معمولی، ترانزیستور اثر میدان بر پایه عایق توپولوژیک دارای عملکرد آنالوگ و دیجیتال مناسب‌تری نسبت به سایر ترانزیستورهای در ابعاد مشابه می‌باشد.

- [12] R. Vali, "Spin filtering through Cd<sub>1-y</sub>Mg<sub>y</sub>Te/Cd<sub>1-x</sub>Mn<sub>x</sub>Te heterostructure," *Physica E: Low-dimensional Systems and Nanostructures*, vol. 69, no. 7, pp. 637-642, 2008.
- [13] M. Vali, D. Dideban, N. Moezi, "A scheme for a topological insulator field effect transistor" *Physica E: Low-dimensional Systems and Nanostructures*, vol. 40, pp. 360-363, 2015.
- [14] Y. Zhang and F. Zhai, "Tunneling magnetoresistance on the surface of a topological insulator with periodic magnetic modulations," *Applied Physics Letters*, vol. 96, no. 17, pp. 172111, 2010.
- [15] J. Zhang and J. Yuan, "Electron transport with tunable ferromagnetic barriers on the surface of topological insulators," *The European Physical Journal B*, vol. 85, no. 100, pp. 1-6, 2012.
- [16] S. Datta, *Electronic transport in mesoscopic systems*. Cambridge university press, 1997.
- [17] S. Ghazanfari, "Transfer Matrix Approach to One-Dimensional Electron Transport in Graphene Sheets with Piecewise Constant Potentials," *Acta Physica Polonica A*, vol. 123, no. 1, pp. 148-151, 2013.
- [18] M. Katsnelson, K. Novoselov and A. Geim, "Chiral tunnelling and the Klein paradox in graphene," *Nature physics*, vol. 2, no. 9, pp. 620-625, 2006.
- [19] L. Wang, K. Shen, S. Cho, and M. Wu, "A scheme for spin transistor with extremely large on/off current ratio," *Journal of Applied Physics*, vol. 104, no. 12, p. 123709, 2008.
- [20] F. Zhai and P. Mu, "Tunneling transport of electrons on the surface of a topological insulator attached with a spiral multiferroic oxide," *Applied Physics Letters*, vol. 98, no. 22107, pp. 1-3, 2011.
- [21] M. Akram and B. Ghosh, "Analog performance of double gate junctionless tunnel field effect transistor," *Journal of Semiconductors*, vol. 35, no. 9, pp. 094001(1)-074001(5), 2014.
- [22] J.-P. Colinge et al., "Nanowire transistors without junctions," *Nature nanotechnology*, vol. 5, no. 3, pp. 225-229, 2010.
- [23] S. K. Gupta and S. Baishya, "Analog and RF performance evaluation of dual metal double gate high-k stack (DMDG-HKS) MOSFETs," *Journal of Nano-and Electronic Physics*, vol. 5, no. 3, pp. 03008(1)-03008(8), 2013.
- [24] R. Narang, M. Saxena, R. Gupta and M. Gupta, "Effect of temperature and gate stack on the linearity and analog performance of double gate tunnel FET," in *Trends in Network and Communications*: Springer, pp. 466-475, 2011.
- [25] R. K. Baruah and R. P. Paily, "Analog performance of bulk planarjunctionless transistor (BPJLT)," in *Third International Conference on Computing Communication & Networking Technologies (ICCCNT)*, pp. 1-4, 2012.
- [26] K. Boucart and A. M. Ionescu, "Length scaling of the double gate tunnel FET with a high-k gate dielectric," *Solid-State Electronics*, vol. 51, no. 11, pp. 1500-1507, 2007.
- [27] D. Flandre, J.-P. Raskin and D. Vanhoenacker-Janvier, "SOI CMOS transistors for RF and microwave applications," *International journal of high speed electronics and systems*, vol. 11, no. 4, pp. 1159-1248, 2001.
- [28] J. Chang, L. F. Register and S. K. Banerjee, "Topological insulator Bi<sub>2</sub>Se<sub>3</sub> thin films as an alternative channel material in metal-oxide-semiconductor field-effect transistors," *Journal of Applied Physics*, vol. 112, no. 12, p. 124511, 2012.
- [29] A. H. Bayani, D. Dideban, M. Vali and N. Moezi, "Germanene nanoribbon tunneling field effect transistor (GeNR-TFET) with a 10 nm channel length: analog performance, doping and temperature effects," *Semiconductor Science and Technology*, vol. 31, no. 4, pp. 1-7, 2016.
- [30] M. S. Mobarakeh, N. Moezi, M. Vali and D. Dideban, "A novel graphene tunnelling field effect transistor (GTFET) using bandgap engineering," *Superlattices and Microstructures*, vol. 100, pp. 1221-1229, 2016.
- [31] P. Razavi and A. A. Orouji, "Dual material gate oxide stack symmetric double gate MOSFET: improving short channel effects of nanoscale double gate MOSFET," in *11th International Biennial Baltic Electronics Conference*, pp. 83-86, 2008.

همچنین در این مقاله برای انجام محاسبات از روش ماتریس انتقال و فرمولبندی لاندائوئر بوتیکر برای به دست آوردن جریان استفاده گردید. نتایج به دست آمده نشان می دهد که با افزایش مغناطش عمود نسبت جریان روشن به جریان خاموش افزایش می یابد اما ولتاژ آستانه مستقل از اندازه مغناطش عمود است. همچنین نتایج به دست آمده نشان می دهد که دو پارامتر نوسان زیر آستانه (subthreshold slope) و میزان تنزل سد القا شده ناشی از ولتاژ درین (DIBL) در ترانزیستور شبیه سازی شده مقادیر مطلوب تری نسبت به ترانزیستورهای اثر میدان مرسوم (MOS) از خود نشان می دهند. در ادامه اثر مغناطش عمود بر پارامترهای آنالوگ مورد بررسی قرار گرفت. نتایج به دست آمده نشان می دهد که با افزایش اندازه مغناطش عمود ترا رسانایی افزایش و هدایت خروجی کاهش می یابد. در نتیجه با افزایش مغناطش، بهره ولتاژ که یک معیار تعیین کننده برای میزان کارایی عملکرد فرکانس رادیویی ترانزیستور می باشد افزایش می یابد.

## مراجع

- [1] K. Boucart and A. M. Ionescu, "Double-Gate Tunnel FET With High-kappa Gate Dielectric," *IEEE Transactions on Electron Devices*, vol. 54, no. 7, pp. 1733-1725, 2007.
- [2] S. O. Koswatta, M. S. Lundstrom, and D. E. Nikonen, "Performance comparison between pin tunneling transistors and conventional MOSFETs," *IEEE Transactions on Electron Devices*, vol. 56, no. 3, pp. 465-459, 2009.
- [3] حامد نجفعلیزاده، علی اصغر ارجوی "طراحی ساختاری از ترانزیستور ماسفت دو گیتی با به کار گیری دو ماده، اکسید هافلیم (HfO<sub>2</sub>) و سیلیسیم-ژرمانیوم (SiGe) در کاتالی از جنس سیلیسیم (Si) "دوره ۴۷، شماره ۱، بهار ۱۳۹۶، صفحه ۳۰۴-۲۹۹
- [4] علی اصغر ارجوی، زینب رمضانی فرو عاطفه رحیمی فر "ترانزیستور اثر میدان فلز-نیمه هادی در تکنولوژی سیلیسیم روی عایق با استفاده از یک تکه اکسید اضافی در کاتالی برای کاربردهای توان و فرکانس بالا" دوره ۴۶، شماره ۴، زمستان ۱۳۹۵، صفحه ۱۶-۱
- [5] Y. P. Chen, "Graphene and topological insulator based transistors: Beyond computing applications," in *7th Annual Device Research Conference (DRC)*, pp. 37-38, 2012.
- [6] M. Z. Hasan and C. L. Kane, "Colloquium: topological insulators," *Reviews of Modern Physics*, vol. 82, no. 4, pp. 3045-3067, 2010.
- [7] F. Xiu et al., "Manipulating surface states in topological insulator nanoribbons," *Nature nanotechnology*, vol. 6, no. 4, pp. 216-221, 2011.
- [8] Y. P. Chen, "Topological Insulator Based Energy Efficient Devices," in *Proc. of SPIE*, vol. 8373, pp. B1-B5, 2012.
- [9] J. A. K. Geim and K. S. Novoselov, "The rise of graphene," *Nature materials*, vol. 6, no. 7, pp. 183-191, 2007.
- [10] J. Linder, Y. Tanaka, T. Yokoyama, A. Sudb, and N. Nagaosa, "Interplay between superconductivity and ferromagnetism on a topological insulator," *Physical Review B*, vol. 81, no. 18, pp. 1-11, 2010.
- [11] S. Datta, *Quantum transport: atom to transistor*. Cambridge University Press, 2005.