طراحی مدولاتور دلتا سیگمای متعامد پیشخور زمان پیوسته با حذف جمع کننده به روشی جدید برای گیرندههای LOW-IF کممصرف

عليرضا شمسى'، دانشجوى دكترى؛ اسماعيل نجفى اقدم'، دانشيار

۱- دانشکده مهندسی برق- دانشگاه صنعتی سهند- تبریز- ایران-alireza.shamsi@ssau.ac.ir ۲- دانشکده مهندسی برق- دانشگاه صنعتی سهند- تبریز- ایران-najafiaghdam@sut.ac.ir

چکیدہ:

در این مقاله یک مدولاتور دلتا سیگمای متعامد⁽(QDSM) پیشخور^۲(FF) زمان پیوسته^۲(CT)مرتبه سه پایین گذر^۴(LP) طراحی شده و بلو ک های جمع کننده این ساختار با روش جدید سیستمی حذف شدهاند. در این روش، تابع تبدیل مدولاتور بدون تغییر باقی می مانـد. در نتیجـه، با وجـود این که محدودیت های ناشی از جمع کننده ها روی حلقه فیلتر رفع شده و مصرف توان و سطح تراشه کاهش یافته است، کارآیی مدولاتور کاهش پیدا نمی کند. مدولاتور طراحی شده برای استاندارد WCDMA با فرکانس مرکزی ۱ مگاهرتز و پهنای باند ۲ مگاهرتز در تکنولـوژی 180nm CMOS در سطح مدار پیاده سازی شده است. نرخ سیگنال به نویز^۵ طیف خروجی این مدولاتور با کوانتایزر سه بیتی و به ازای نـرخ فرانمونـه بـرداری ۳۲، برابـر ۷۵/۹ در میدار سیده است. نرخ سیگنال به نویز^۵ طیف خروجی این مدولاتور با کوانتایزر سه بیتی و به ازای نـرخ فرانمونـه بـرداری ۳۲، برابـر ۱۹/۹۲ در ۲۰۰۰ میده است. نرخ سیگنال به نویز^۵ طیف خروجی این مدولاتور با کوانتایزر سه بیتی و به ازای نـرخ فرانمونـه بـرداری ۳۲، برابـر ۱۹/۹۲ در ۲۰۰۰ میدار است. نرخ سیگنال به نویز^۵ طیف خروجی این مدولاتور با کوانتایزر سه بیتی و به ازای نـرخ فرانمونـه رداری ۲۳، برابـر

واژههای کلیدی: مبدل دلتا سیگمای متعامد کم مصرف، حذف جمع کننده، استاندارد WCDMA، گیرنده Low-IF

Continuous Time Feedforward Quadrature Delta Sigma Modulator Design Omitting the Power Hungry adders for LOW-IF Receivers

A. Shamsi¹, PhD Student; E. Najafi Aghdam², Associate Professor

1- Electrical EngineeringFaculty, Sahand University of Technology, Tabriz, Iran, Email: a.shamsi@sut.ac.ir 2- Electrical EngineeringFaculty, Sahand University of Technology, Tabriz, Iran, Email: najafiaghdam@sut.ac.ir

Abstract: This article proposes a new method to design a third order low pass CTFFQDSM sharing the last integrators instead of adders. The removal of adders is done using a new technique in such a way that neither any extra block is added nor any modulator loop function is changed. Therefore, power consumption and chip area can be reduced. This 3-bit modulator centering at 1MHz with 2MHz band width is designed for WCDMA standard and is implemented in 180nmCMOS. Signal-to-noise ratio of 75.9 dB for over sampling ratio of 32 is obtained. Figure of Merit obtained from the proposed modulator is improved by more than 10% compared to the previous design methods and reaches about 0.339 (pj / conv).

Keywords: Low power continuous time quadrature delta sigma modulator, adder removed, WCDMA standard, LOW-IF receivers.

تاریخ ارسال مقاله: ۱۳۹۵/۰۷/۰۶ و تاریخ اصلاح مقاله: ۱۳۹۵/۱۹/۲۲ و ۱۳۹۵/۱۲/۲۳ تاریخ پذیرش مقاله: ۱۳۹۶/۶/۱۱ نام نویسنده مسئول: اسماعیل نجفی اقدم نشانی نویسنده مسئول: ایران- تبریز- شهر جدید سهند- دانشگاه صنعتی سهند- دانشکده مهندسی برق

۱ -مقدمه

طراحی و پیادهسازی مبدلهای آنالوگ به دیجیتال (ADC) کم مصرف و پهنباند یکی از چالشهای مهم در طراحی گیرندههای رادیویی است [۱، ۲]. مبدلهای دلتا سیگما به دلیل شکل دهی نویز کوانتیزاسیون توسط فیلتر حلقه، دقت بالاتری نسبت به انواع دیگر دارند [۳، ۴] که همین امر باعث رواج آنها در ساختار گیرندههای رادیویی شدهاست. در این راستا مبدلهای دلتا سیگمای متعامد با مصرف توان و سختافزار معادل، پهنای باند بزرگتری نسبت به نوع حقیقی آن داشته و برای کاربرد در گیرندههای IF رواج پیدا کردهاند [۵، ۶]. در این سیستم نشان داده شدهاست. مطابق شکل مذکور خروجی در میکسر مستقیماً توسط مبدل متعامد به دیجیتال تبدیل میشود [۷، ۸]. در این ساختار بجای دو مدولاتور حقیقی یک مدولاتور متعامد بکار رفته که باعث افزایش کارآیی گیرنده و کاهش مصرف توان آن میشود [۵، ۹].



شکل ۱: ساختار گیرنده LOW-IF

برای پیادهسازی مدولاتور متعامد ساختارهای مختلفی وجود دارد که در بین آنها ساختار پیشخور یکی از مناسبترین روشها برای گیرندههای کممصرف است[۱۰، ۱۱]. با محاسبات تحلیلی میتوان نشان داد که در این روش پیادهسازی، اثر مستقیم سیگنال در طبقه ورودی مدولاتور حذف شده و در طبقات اولیه آن فقط نویز پردازش می شود. در نتیجه، حداکثر سوینگ لازم برای انتگرال گیرها کاهش مییابد. از طرفی، در این روش تعداد مبدلهای دیجیتال به آنالوگ[^](DAC) نیز نسبت به روشهای دیگر پیادهسازی کمتر است که باعث كاهش مصرف توان و سطح تراشه مىشود [۱۳، ۱۳]. يكى از معایب ساختار پیشخور، وجود جمع کننده قبل از کوانتایزر است که تمام سیگنالهای پیشرو را دریافت نموده و به کوانتایزر میدهد. این جمع کننده که با آپامپ پیادهسازی می شود، مصرف توان بالایی داشته و بهره محدود آن موجب کاهش توان مؤثر فیلتر مدولاتور میشود همچنین وجود قطب در تابع تبدیل آن، پهنای باند فیلتر را کاهش میدهد [۱۲]. این چالشها باعث شده تا تلاشهایی برای حذف این جمعکننده در ساختار مدولاتورانجام شود که در ذیل مرور میشوند.

در [۱۴] یک مدولاتور متعامد مرتبه ۴ پهنباند برای استاندارد مخابراتی WLAN ارائه شدهاست. ساختارمدولاتور طراحی شده پیشخور و زمان پیوسته است که در این مدولاتور جمع کنندهها حذف نشدهاند و

مشکلاتی که در خصوص آنها اشاره شد در مدولاتور طراحیشده در این مقاله وجود دارد.

در [۱۵] یک مدولاتور حقیقی هیبرید^{*}پیشخور چند استانداردی با حذف جمعکننده و اعمال روش افزایش شکلدهی نویز^{۱۰}(NSE)، طراحی و در نرمافزار متلب در سطح سیستم شبیهسازی شدهاست. در [۱۰] یک مدولاتور حقیقی پیشخورکممصرف و ولتاژ پایین با حذف جمعکننده، برای گیرندههای پهن باند طراحی شده است.

در [۱۶] یک FF QDSM برای استاندارد GSM/EDGE با روش "زنجیره انتگرالگیرها با مسیرهای جمعکننده خازنی پیشخور" (CICFF) پیادهسازی شدهاست. در این مدولاتور، مسیرهای پیشخور بجای اعمال به جمعکننده به کوانتایزر اعمال شدهاند.

در [۱۷] یک FF QDSM طراحی شده که در آن جمع کننده حذف گردیده و مسیرهای پیشخور با استفاده از خازن پیاده سازی و به کوانتایزر اعمال شدهاند.

در [۱۸] یک FF QDSM با حذف جمع کننده، طراحی شده است. در این مدولاتور، مسیرهای پیشخور با روش خازنهای وزندهی شده^{۱۲}(WCFF) پیاده سازی شده اند و بجای اعمال به جمع کننده به کوانتایزر اعمال می شوند.

در اغلب مراجعی که به آنها اشاره شد، از کوانتایزر تکبیتی استفاده شده و تنها با حذف جمعکننده، مسیرهای پیشخور با خازن پیادهسازی شده و به کوانتایزر اعمال شدهاند و تغییری در ساختار مدولاتور صورت نگرفته است. در این نوع طراحی، بهطور ضمنی یک جمعکننده غیرفعال در ورودی کوانتایزر شکل میگیرد که نقش جمعکننده اصلی را ایفا میکند. در این صورت ضرایب مسیرها برابر است با نسبت مقدار خازن مسیر به خازن کل در نقطه جمعکننده غیرفعال، که شامل خازنهای ورودی مقایسه گرهای کوانتایزر و پارازیتی نیز میباشد. بدین ترتیب، مقدار خازن کل، با تغییر تعداد بیتهای کوانتایزر و یا تغییر خازنهای پارازیتی تغییر میکنند[۱۰

در این مقاله یک مدولاتور متعامد پیشخور سه بیتی با روشی جدید طراحی شده است. در این روش که با تغییرات سیستمی انجام شده است، جمع کننده های مدولاتور به گونه ای حذف شده اند که تابع تبدیل مدولاتور تغییر نکرده و موجب کاهش کارآیی سیستم نمی شود. پس از حذف جمع کننده ها نیز، با تغییرات سیستمی و مداری انجام شده، بلوکهای DAC اضافه شده به دلیل حذف جمع کننده، با DAC های ناشی از جبران سازی تأخیر اضافی حلقه ادغام شده است که بدین ترتیب پیاده سازی مدولاتور ساده تر شده و در مصرف توان و سطح تراشه نیز صرفه جویی خواهد شد. در ضمن کاربرد کوانتایزر سه بیتی به منظور افزایش نرخ سیگنال به نویز [۱۱] برای دستیابی به نرخ سیگنال به نویز مورد انتظار استاندارد WCDMA، باعث بهبود قابل توجهی در FOM نیز می شود. تفاوت دیگر روش پیشنهادی با است. این راهکار مشکلات روش خازنی را نداشته و فقط بهره DC مقدار کمی (که قابلچشمپوشی است) کاهش مییابد [۱۰]. بدین ترتیب از اثرات تغییر ضرایب مسیرهای پیشخور که به علت تغییر ظرفیت خازنها اتفاق میافتد، احتراز میشود.

این مقاله از شش بخش تشکیل شده است که در بخش دوم روش طراحی سیستمی فیلتر حلقه و مدولاتور و نحوه جبران سازی تأخیر اضافی حلقه^{۱۲} (ELD) ارائه میشود. در بخش سوم روش حذف جمع کنندهها و طراحی ساختار جدید فیلتر و مدولاتور شرح داده شدهاست. نحوه تلفیق DACها و سادهسازی ساختار مدولاتور در بخش ۴ تشریح شدهاست. نحوه شبیهسازی مداری مدولاتور و نتایج حاصله و مقایسه آنها با نتایج حاصل از تحقیقات پیشین در بخش ۵ مطرح شده است و بخش ۶ شامل نتایج تحقیق حاضر می باشد.

۲ -طراحی سیستمی مدولاتور

برای طراحی مدولاتور متعامد، ابتدا یک مدولاتور حقیقی با مشخصات مطلوب طراحی گردیده، سپس با استفاده از ضرایب مختلط قطبهای تابع تبدیل فیلتر را دوباره جاسازی نموده تا در خروجی مدولاتور سطح سیگنال به نویز بهینه حاصل شود [۱۹، ۱۹]. در این تحقیق پس از طراحي مدولاتور حقيقي و جبران سازي تأخير اضافي حلقه، با استفاده از مسیرهای مختلط قطبهای تابع تبدیل فیلتر آن را با روش ذکر شده در مرجع [۱۱] تغییر محل داده و با روش الگوریتم تکرار به فرکانسهای ۰/۹ مگاهرتز و ۱/۸ مگاهرتز منتقل می شود تا با فرکانس مرکزی ۱ مگاهرتز و پهنای باند ۲ مگاهرتز سطح سیگنال به نویز بهینه به دست آید. در این روش طراحی، با حذف جمع کنندهها یک بلوک ^۱ NRZ_DAC به هریک از مسیرها اضافه شده و یکی از ضرایب حقيقى به ضريب مختلط تبديل مى شود. در اين مدولاتور، مبدل دیجیتال به آنالوگ RZ_DAC¹⁶ که برای جبران سازی تأخیر اضافی حلقه به مدار اضافه شده بود، توسط دو مبدل NRZ_DAC جایگزین میشوند. سپس مبدلهایی که به دلیل حذف جمع کننده به مدار اضافه شده بود، با این دو مبدل ادغام می شوند. بدین ترتیب، فقط دو مبدل NRZ_DAC که برای جبران سازی تأخیر اضافی به هر مسیر اضافه شده بود، در ساختار نهایی مدولاتور باقی میماند. مدولاتور متعامد پیشنهادی، یک مدولاتور سه بیتی و مرتبه سه با فرکانس مرکزی ۱ مگاهرتز و پهنای باند ۲ مگاهرتز است که برای استاندارد WCDMA طراحی شده است. در پیاده سازی مداری آن نرخ سیگنال به نویز ۷۵/۹ دسیبل بهدستآمده و FOM^{۱۶} آن(pj/conv از میباشد که مراحل مختلف طراحی و بهینهسازی آن ارائه میشود.

۲ + انتخاب توپولوژی

همان طور که گفته شد، دو ویژگی مهم ساختار مدولاتور پیشخور یعنی کاهش سوئینگ خروجی انتگرال گیرها و کاهش تعداد DACها باعث شده که این ساختار نسبت به نوع FB متناظر آن مصرف توان کمتری داشته باشد ولی این ساختار دارای دو چالش مهم است: اولی، حداکثر

نویز خارج باند کوانتیزاسیون است که با بهینهسازی محل صفرهای تابع تبدیل نویز، این مشکل تا حد زیادی مرتفع شده و SNR مدولاتور نیز بیشتر میشود[۱۳]. در مدولاتور پیشنهادی، این عمل با استفاده از مسیرهای ضربدری انجامشده و صفرهای تابع در باند سیگنال جایگذاری میشوند. مشکل دوم، وجود جمع کننده قبل از کوانتایزر است که مصرف توان بالایی داشته و بهره حلقه را محدود می کند. در طرح مدولاتور پیشنهادی در این مقاله، جمع کنندهها حذف شده و از آخرین انتگرال گیرها بهعنوان جمع کننده نیز استفاده میشود.

۲ ۲ -طراحی مدولاتور

مشخصات مدولاتور پیشنهادی که ویژگیهای مورد نیاز برای استاندارد WCDMA را داشته باشد، عبارتند از: مدولاتور سه بیتی مرتبه^{۱۷} ۳ با نرخ نمونهبرداری^{۱۸} ۳۲ و فرکانس نمونهبرداری^{۱۹} ۶۴ مگاهرتز و پهنای باند^{۲۰} ۲ مگاهرتز.

برای شروع طراحی، با استفاده از جعبهابزار Delsig تابع تبدیل نویز زمان گسسته^{۲۱} متناسب با مشخصات ذکر شده برای مدولاتور حقیقی پیشخور بهدستآمده است [۱۳]. این تابع در رابطه (۱) نشان داده شدهاست.

$$NTF = \frac{(z-1)^3}{((z-0.337)(z^2-0.5898z+0.2801))}$$
(1)

سپس با استفاده از رابطه (۲) تابع تبدیل فیلتر زمان گسسته به دست میآید.

$$H(z) = \frac{1}{NTF} - 1 = \frac{2.0732(z^2 - 1.216z + 0.4368)}{(z-1)^3}$$
 (Y)

رابطه (۲) با استفاده از نرمافزار متلب (دستور d2c) به تابع فیلتر زمان پیوسته تبدیل شده و در رابطه (۳) نشان داده شده است. این تابع دارای دو صفر محدود و سه قطب متمرکز در مبدأ میباشد که در شکل ۲ نشان داده شده است.

$$H(s) = \frac{1.4131(s^{2} + 0.8262s + 0.3239)}{s^{3}}$$

$$= \frac{1.4131*s^{2} + 1.167*s + 0.4576}{s^{3}}$$
(7)

ساختار بلوکی این فیلتر در شکل ۳ و رابطه ورودی، خروجی آن در رابطه (۴) نشان داده شده است.



$$y_{\text{out}} = y_{\text{in}} \left[\frac{k_1 a_3}{s} + \frac{k_1 k_3 a_2}{s^2} + \frac{k_1 k_2 k_3 a_1}{s^3} \right]$$
(**f**)

با درنظرگرفتن رابطه (۴) و ساختار شکل ۳، اگرk₁=k₂=k₃=1 باشند، با همارز قرار دادن روابط (۳) و (۴) ضرایب a بهصورت زیر میباشند:

 $a1=\cdot/$ Fays, a2=1/1Sy, a3=1/Fivi



مدولاتور حقیقی زمان پیوسته اولیه با استفاده از این فیلتر، یک NRZ_DAC و کوانتایزر ۳ بیتی طراحی و در شکل ۴ نشان داده شده است.



شکل ۴: ساختار مدولاتور حقیقی درجه ۳ زمان پیوسته

۲ ۳ جبران سازی تأخیر اضافی حلقه

یکی از مشکلات مدولاتور دلتا سیگمای زمان پیوسته تأخیر اضافی حلقه است. این تأخیر بهویژه در کاربردهای پرسرعت سبب افت عملکرد مدولاتور و همچنین کاهش نسبت سیگنال به نویز و تشدید احتمال ناپایداری می گردد که باید جبران سازی شود [۱۳]. به همین دلیل مدولاتور طراحی شده با استفاده از روش ارائه شده در مرجع [۲۰] جبران سازی شدهاست. در این روش ضرایب جبران سازی شده مستقیماً از ضرایب مدولاتور زمان پیوسته محاسبه می شوند. پس از

محاسبه ضرایب مدولاتور، یک جمله به تابع تبدیل مدولاتور اضافه میشود که با یک مسیرکوتاه فیدبک به ورودی کوانتایزر اعمال میشود. در این مقاله ضرایب مدولاتور برای جبران تأخیر هT۵/۰دوباره محاسبه شدهاند. پس از جبران سازی تأخیر اضافی حلقه، تابع تبدیل فیلتر مدولاتور در رابطه (۵) نشان داده شده است.

$$H(s) = \frac{2.0537}{s} + \frac{1.3958}{s^2} + \frac{0.4576}{s^3} + 0.862$$
 (Δ)

در معادله (۵) علاوه بر تغییر ضرایب، یک جمله دیگر به تابع تبدیل فیلتر اضافه شده است. این جمله اضافی ضریب فیدبک جبرانساز است که با استفاده از یک NRZ_DAC پیادهسازی میشود. شکل ۵ ساختار مدولاتور پس از جبران سازی را نشان میدهد و ضرایب آن بهصورت زیر هستند:

 $NRZ_CAC{=}{\boldsymbol{\cdot}}/{\boldsymbol{\lambda}}{\boldsymbol{\mathcal{F}}}{\boldsymbol{\Upsilon}}_{{\boldsymbol{\delta}}}b1{=}{\boldsymbol{\cdot}}/{\boldsymbol{f}}\boldsymbol{\Delta}\boldsymbol{\boldsymbol{\Upsilon}}{\boldsymbol{\mathcal{F}}}_{{\boldsymbol{\delta}}}b2{=}\boldsymbol{1}/{\boldsymbol{\tau}}\boldsymbol{\boldsymbol{\delta}}\boldsymbol{\boldsymbol{\Delta}}\boldsymbol{\boldsymbol{\delta}}, b3{=}\boldsymbol{T}/{\boldsymbol{\cdot}}\boldsymbol{\boldsymbol{\Delta}}\boldsymbol{\boldsymbol{\Upsilon}}\boldsymbol{\boldsymbol{\Upsilon}}$



شکل ۵: ساختار مدولاتور حقیقی پس از جبران سازی تأخیر حلقه به اندازه ۰/۵۲٫

۴ ۲ - جبدیل فیلتر حقیقی به فیلتر مختلط

پس از طراحی مدولاتور حقیقی، فیلتر آن با استفاده از مسیرهای ضربدری(kc) به فیلتر مختلط تبدیل میشود. در این عمل قطبهای فیلتر (صفرهای مدولاتور) با هدف بهینه کردن نرخ سیگنال به نویز در باند عبور جاسازی میشوند [۱۹، ۱۹]. در مدولاتور طراحی شده، با استفاده از روش الگوریتم بهینه سازی و تکرار مناسب ترین محل (با توجه به مشخصات استاندارد WCDMA) برای قطبهای فیلتر، یکی در DD و دوتای دیگر در فرکانس های ۲۹، مگاهرتز و ۱/۸ مگاهرتز محاسبه شده و در شکل ۶ نشان داده شده است. با توجه مشخصات به دست آمده، تابع تبدیل فیلتر مختلط به صورت رابطه (۶) بیان می شود.

$$H(s) = \frac{2.0537}{(s - j0.087)} + \frac{1.3958}{s(s - j0.087)}$$
(7)
+ $\frac{0.4576}{s(s - j0.087)(s - j0.183)} + 0.862$

مقادیر بهدستآمده برای ضرایب مختلط با استفاده از رابطه (۶)، بهصورت زیر است:





شکل ۶: محل صفر و قطبهای فیلتر مختلط

پیادهسازی سیستمی مدولاتور متعامد مطلوب پس از جبران سازی و جایگذاری قطبهای فیلتر (با ضرایب مختلط) در شکل ۷ نشان داده شدهاست. این شکل، ساختار پایه مدولاتور متعامد طراحی شده است که اصلاحات پیشنهادی روی آن صورت میگیرد. طیف خروجی این مدولاتور با نرخ سیگنال به نویز ۸۷/۵۳ دسیبل در شکل ۸ نشان داده شده است.



شکل ۷: ساختار مدولاتور متعامد درجه ۳ دارای جبران سازی تأخیر اضافی حلقهها



۳ حذف جمع کننده در مدولاتور

همانطورکه در شکل ۷ نشان داده شده، فیلتر مدولاتور طراحی شده دارای دو جمعکننده قبل از کوانتایزرها است که سیگنال های مسیرهای پیشخور را جمع کرده و به کوانتایزرها اعمال میکنند. تابع تبدیل این جمعکنندهها که با آپامپ پیادهسازی می شوند به صورت رابطه (۷) است.

$$V_{out}(s) = -a_i V_i(s) \frac{1}{1 + 1/A(s)}$$

در این رابطه a_i ضریب تنظیم و (A(s) تابع تبدیل آپ امپ است. این آپامپ میتواند با یک تقویتکننده عملیاتی تک قطبی با GBW محدود مدل شود و (A(s با رابطه (۸) نشان داده میشود.

$$A(s) = \frac{A_{DC}}{1 + s / \omega_{p}} \tag{A}$$

بهره محدود این بلوک باعث اعمال مقدار تضعیف ثابتی در حلقه فیلتر شده و بهره مؤثر آن را کاهش میدهد. همچنین با اضافه کردن یک قطب به حلقه، حاشیه فاز آن را نیز کاهش داده و موجب کاهش یهنای باند و کاهش یایداری حلقه می شود. بدین ترتیب، وجود این جمع کنندهها باعث اضافه شدن دو تقویت کننده عملیاتی (علاوه بر انتگرالگیرها) در حلقه مدولاتور می شود؛ یعنی برای پیاده سازی مدولاتور مرتبه L، تعداد۲+۲L تقویت کننده عملیاتی لازم است. در صورت پیادهسازی سطح مداری مدولاتور شکل۷، برای هر مسیر چهار تقویت کننده عملیاتی لازم است که در مجموع ۸ تقویت کننده عملیاتی استفاده می شود. تقویت کننده عملیاتی آخری درهر مسیر که بهعنوان جمع کننده استفاده می شود، سیگنال مسیرهای b3، فیدبک جبران ساز و خروجی انتگرال گیر سوم را با یکدیگر جمع میکند. برای حذف این جمع کننده دو مسیر b3 و فیدبک جبران ساز را به قبل از انتگرال گیر سوم منتقل نموده، تا این انتگرال گیر هر دو وظیفه را انجام دهد. ابتدا مسیر b3 یک انتگرال گیر به عقبتر انتقال داده می شود، بدین ترتیب ساختار مدولاتور بهصورت شکل ۹ پیادهسازی می شود.



برای پیادهسازی مداری ساختار شکل ۹، باید توجه داشت که ورودی انتگرالگیرها زمین مجازی است، پس نمیتوان سیگنال مسیر

b3 را از ورودی انتگرالگیر اول گرفت. به همین دلیل ورودی آن به قبل از جمع کننده اول منتقل میشود. با انجام این انتقال، ضرایب تابع تبدیل فیلتر تغییر می کنند. با اعمال این تغییرات و محاسبه مجدد ضرایب، تابع تبدیل جدید بدست آمده در رابطه (۹) نشان داده شدهاست.

$$H'(s) = \frac{B_1 + B_2(s - j0.183) + B_3s(s - j0.183)}{s(s - j0.087)(s - j0.183)} + 0.862$$

$$= \frac{B_1 + (B_2 - j0.087*B_3)(s - j0.183) + B_3s(s - j0.183)}{s(s - j0.087)(s - j0.183)}$$

$$+ 0.862$$
(9)

بماند، به همین منظور، رابطه (۹) را با رابطه اولیه مدولاتور یعنی رابطه (۶) معادل قرار داده (H(s)=H'(s)) و ضرایب فیلتر مختلط محاسبه میشود. مقدار ضرایب محاسبه شده با ساختار جدید بهصورت زیر هستند:

B1=b1=0.4576 B2=b2+j0.087*b3=1.3958+j0.1786 با جایگذاری این ضرایب در رابطه (۹) تابع تبدیل

جدید فیلتر شکل می گیرد که در رابطه (۱۰) نشان داده شده است.

$$H'(s) = \frac{0.4576 + (1.3958 + j0.1786)(s - j0.183) + 2.0537s(s - j0.183)}{s(s - j0.087)(s - j0.183)} + 0.862$$
(1...)

برای پیادهسازی سطح سیستم تابع تبدیل جدید، مسیر مختلط اضافه شده را با مسیر 2d که در شکل ۹ نشان داده شد، ادغام کرده و مسیر مختلط حاصل با ضریب B2 بهصورت دوخطی در شکل ۱۰ نشان داده شدهاست. تغییر دیگری که با انتقال ورودی مسیر d3 به قبل از جمع کننده ورودی در مسیر سیگنالها ایجاد میشود، این است که فیدبک اصلی با ضریب B3 با آن جمع میشود. برای ثابت ماندن ضریب b3. مقدار فیدبک در انتهای مسیر، با اعمال وزن NRZ_DAC2 از آن کم میشود. ضریب مسیر B3 در شکل ۱۰ برآیند سیگنالهای نشان داده شده در رابطه زیر است: B3=b3±kc1+b3*(NRZ_DAC1)

همانطور که توضیح داده شد، دو سیگنال آخری در انتهای مسیر از آن تفریق می شوند. به طوری که در شکل ۹ نشان داده شده است، یکی دیگر از ورودی های جمع کننده که باید به قبل از انتگرال گیر سوم منتقل شود، مسیر مبدل NRZ_DAC ناشی از جبران سازی مدار است. برای انتقال این مسیر به قبل از انتگرال گیر، مشابه روش ارائه شده در مرجع[۲۱]عمل شده است. در این روش، با انتقال فیدبک جبران ساز NRZ_DAC از ورودی کوانتایزر به ورودی انتگرال گیر

سوم، این مسیر به فیدبک RZ_DAC با ضریب دو برابر (D=2*0.862) تبدیل شده و ساختار مدولاتور حاصل بهصورت شکل۱۰ درمیآید. در رابطه (۱۱) معادله حاکم بر مبدل RZ_DAC آورده شده است که در این معادله Dout داده خروجی کوانتایزر است.

$$D = D_{out} \left\{ z^{-\frac{1}{2}} \left(1 - z^{-\frac{1}{2}} \right) \right\}$$
(11)



شکل ۱۰: ساختار مدولاتور متعامد پس از انتقال فیدبک جبران ساز به قبل از انتگرال گیر سوم و انتقال مسیر B3 به قبل از جمعکننده اول

تابع تبدیل ساختار جدیدی که در شکل ۱۰ نشان داده شد، با ضرایب جدید که در بالا ذکر شد، با تابع تبدیل ساختار اولیه نشان داده شده در شکل ۷ بایستی معادل باشد. لازم به ذکر است که در مراحل مختلف این شیوه طراحی، تابع تبدیل مدولاتور متعامد را همواره ثابت نگهداشته و فقط با تغییرات ساختاری، دو آپامپ جمع کننده حذف شدهاند. بدین ترتیب، بدون تغییر در ویژگیها و یا کاهش کیفیت خروجی مدولاتور، موجبات کاهش سختافزار و توان مصرفی فراهمشده است که بهعنوان یکی از دستاوردهای این مقاله، در بخش شبیه سازی مجدداً مورد ارزیابی قرار می گیرد.

۴ –تجميع DACها

همان طور که در شکل ۱۱ نشان داده شده است، غیر از DAC اصلی دو DAC دیگر، یکی NRZ و دیگری RZ در مدار وجود دارد. پیادهسازی مداری RZ-DAC پیچیده بوده و مصرف توان آن نیز نسبت به -NRZ DAC بیشتر است [۱۲]. با هدف رفع این چالش، مبدل جبران ساز-RZ DAC با دو مبدل NRZ-DAC جایگزین می شود. حال می توان مبدل های NRZ_DAC2 را که به دلیل حذف جمع کننده به مدار اضافه شده بود، را در این مبدل های جبران ساز ادغام نموده و ساختاری ساده تر به دست آورد. برای این امر، رابطه (۱۱) را به شکل رابطه (۱۲) نوشته و داده خروجی مدولاتور (ایس)، با تاخیرهای ۵/۰ و ۱ پریود به مبدل های NRZ-DAC اعمال می شود.

$$D = D_{out} \left\{ z^{-\frac{1}{2}} \left(1 - z^{-\frac{1}{2}} \right) \right\} = D_{out} \left\{ \left(z^{-\frac{1}{2}} - z^{-1} \right) \right\}$$
(17)

در این مدولاتور مبدل RZ-DAC با دو مبدل NRZ-DAC2,3 معادل آن جایگزین شده و ساختار حاصل در شکل ۱۱ آورده شدهاست.



شکل ۱۱: ساختار مدولاتور متعامد پس پیادهسازی RZ_DAC بهوسیله دو NRZ_DAC

همانطورکه در این شکل دیده می شود، در هر مسیر مدولاتور مبدل NRZ-DAC2 در مبدل NRZ-DAC4 ادغام و با یک -NRZ DAC5 پیاده سازی شده که در شکل ۱۲ نشان داده شده است. در این شکل به جز DAC اصلی، دو DAC دیگر در هر مسیر مدولاتور وجود دارد که معادل یک RZ-DAC بوده و ضریب E از رابطه زیر به دست می آید:

 $\mathbf{E} = \mathbf{D} - \mathbf{B}_3$



شکل ۱۲: ساختار مدولاتور متعامد پیشنهادی پس از تلفیق DACها

شکل ۱۲ ساختار نهایی مدولاتور طراحی شده است. با مقایسه این ساختار با شکل ۷ که ساختار اولیه مدولاتور است، مشاهده می شود که در مدار نهایی، دو جمع کننده (آپامپ) حذف، دو DAC به مدار اضافه و یک ضریب مختلط به مسیر b2 اضافه شده که با مقاومت پیاده سازی می شود.

طیف خروجی ساختار بهدستآمده در شکل ۱۳ آورده شدهاست. بهدلیل اینکه تابع تبدیل مدولاتور تغییر نکرده است، این طیف با طیف بهدستآمده از ساختار اولیه که در شکل ۷ آورده شده است، یکسان میباشد و نسبت سیگنال به نویز آن ۸۷/۵۳ دسیبل است.



۵ -پیادہسازی مداری مدولاتور

پیادهسازی مداری مدولاتور در شکل ۱۴ نشان داده شده است. به دلیل خاصیت خطی بالای روش پیادهسازی RC فعال، انتگرالگیرهای مدولاتور با این روش پیادهسازی شدهاند. انتگرال گیر طبقه اول مهمترین انتگرال گیر مدولاتور است و سهم بیشتری از مصرف توان را به خودش اختصاص میدهد. به همین دلیل، آپامپ تلسکوپی که مصرف توان پایین و پهنای باند بزرگتری دارد، برای طبقه اول استفاده شده است. مشکل سوینگ این آپامپ نیز با استفاده از آینه جریان با سوینگ بالا بهعنوان بار حل میشود [۲۲].

در طبقه بعدی آپامپ کسکود تاشده استفاده می شود. مهم ترین ویژگی این آپامپ آزادی عمل در انتخاب مستقل محدوده مد مشترک ورودی و خروجی است [۲۳]. در طبقه سوم نیز که بهعنوان جمع کننده مسیرهای پیشخور نیز عمل می کند، از تقویت کننده کسکود استفاده می شود تا با مصرف توان کمتر پهنای باند لازم را نیز داشته باشد.

همانطورکه در شکل ۱۴ نشان داده شده است، هر مسیر مدولاتور دارای سه DAC از نوع NRZ است که با روش رشته جریانی^{۲۲} پیادهسازی شدهاند [۲۱].

کوانتایزر سه بیتی فلش^{۳۲} از هفت مقایسه کننده^{۳۲} تشکیل شدهاست که هر مقایسه کننده از قسمتهای پیش تقویت کننده^{۳۵}، regenerative که هر مقایسه کننده ^{۲۵}، SR Latch و Latch تشکیل شدهاست [۲۲, ۲۴, ۲۵]. طیف خروجی این مدولاتور که در سطح ترانزیستور در تکنولوژی ۱۸۰ نانومتر در نرمافزار Spectra-RF و کتابخانه TSMCدر شکل ۱۵ آورده شده که نرخ سیگنال به نویز در این خروجی ۷۵/۹ دسیبل است.



شکل۱۴: شکل مداری مدولاتور طراحی شده



شکل۱۵: طیف خروجی مدولاتور متعامد پیشنهادی شبیهسازی شده در سطح ترانزیستور

۶ ختایج شبیهسازی

ساختار نهایی مدولاتور متعامد طراحی شده قبل از حذف جمع کننده ها در شکل ۷ نشان داده شده است. اعمال کوانتایزر سه بیتی برای دستیابی به نرخ سیگنال به نویز بالاتر در این ساختار هرچند باعث افزایش مصرف توان شده ولی در کل مقدار ضریب شایستگی ۳۹/۰ حاصل می شود که نسبت به طراحی های مشابه که در جدول ۱ ذکر شده اند، بهبود قابل توجهی دارد. با اعمال روش پیشنهادی به مدولاتور شکل ۷ دو آپ امپ حذف و دو DAC به مدار اضافه شده و ساختار نهایی در شکل ۱۲ نشان داده شده است. با اعمال این روش ۱/۱۷۶

میلی وات توان مصرفی به علت DACها اضافه می شود در حالی که با حذف آپ امپ های جمع کننده توان مصرفی دو آپ امپ برابر ۱/۴۶۴ میلی وات صرفه جویی شده است. با اعمال روش پیشنهادی در این مقاله ساختار سیستمی شکل ۱۲ در شرایط مشابه، ۶/۹۱ میلی وات توان مصرف می کند که نسبت به ساختار اولیه ۱/۲۸۸ میلی وات کاهش پیدا نموده و ضریب شایستگی مدولاتور ۱۵ درصد بهبود یافته است.

در همین راستا، همان طور که جانمایی در شکل ۱۶ نشان داده شده است، مساحت اشغالی توسط آپامپ حذف شده ۷۰/۲۳μm×۳۸/۲۶μm که به دلیل حذف این آپامپ اضافه شده است، مساحت معادل NRZ_DAC5 که به دلیل حذف تراشه را اشغال میکند. بدین ترتیب به دلیل اعمال روش پیشنهادی در طراحی مدولاتور، سطح تراشه حدود ۲۰۷۶=۲×۲۰۷۶ کاهش یافته است.

پس از پیادهسازی مداری مدولاتور متعامد مقدار SNR مدولاتور به ۷۵/۹dB میرسد. در این مقاله، با روش تغییرات سیستمی، مدولاتور موردنظر طراحی شده و برای پیادهسازی از المانهای مداری با ساختار معمولی جهت تأیید صحت روش طراحی استفاده شدهاست. درصورتی که با پیادهسازی بخشهای مختلف با ساختارهای بهینهسازی شده و کم مصرف و تکنولوژی های کوچک تر می توان FOM را به مقدار بیشتری بهبود داد.

با توجه به رابطه (۱۳) که در مرجع [۹] آمده است، حداکثر نرخ سیگنال به نویز مدولاتور حقیقی ایدهآل اولیه (OSR=۳۲ و ۳۳R و

L=۳) مقدار B ۱۰۲/۶ dB محاسبه می شود. برای محاسبه نرخ سیگنال به نویز طیف خروجی مدولاتور نیز از روش ذکر شده در مرجع [۱۱] استفاده شده است.



شکل۱۶: جانمایی آپامپ حذف شده و NRZ_DAC5

پس از اعمال تأخیر و جبران سازی و دیگر تغییرات اعمال شده در طراحی و همچنین اعمال محدودیت دامنه ورودی در سطح سیستم مدولاتور، حداکثر نرخ سیگنال به نویز، مقدار ۸۷/۵۳dB بهدست میآید که این مقدار پس از اعمال تغییرات پیشنهادی نیز حفظ می شود.

$$SQNR_{MAX} = \frac{3(2L+1)}{2\pi^{2L}} OSR^{2L+1} (2^N - 1)^2$$
(17)

برای مقایسه ویژگیهای مدولاتور طراحی شده با نمونههای قبلی که به آنها اشاره شد، نتایج حاصل از این طراحی و طراحیهای قبلی در جدول ۱ آورده شدهاست. از آنجاکه مراجع محدودی برای پیادهسازی مدولاتور متعامد با پهنای باند متوسط مشابه در دسترس است، بنابراین برای مقایسه کلی مدولاتور طراحی شده از محاسبه ضریب شایستگی

استفاده می شود. برای محاسبه FOM چندین تعریف متفاوت بیان شده که در این مقاله از رابطه (۱۴) استفاده شدهاست [۲۶, ۱۲]:

FOM =
$$\frac{\text{power}}{2^{*}\text{BW}*2^{((SNDR-1.76)/6.02)}}$$
 (14)

مقدار FOM بهدستآمده از تعریف فوق هرقدر کوچکتر باشد، به معنی عملکرد بهتر مدولاتور میباشد. مطابق جدول ۱، با وجود این که مدولاتورهای ارائه شده در این مراجع از نوع متعامد زمان پیوسته و پیشخور مرتبه سه هستند (QFF3/CT)، FOM مدولاتور طراحی شده پیشنهادی، نسبت به مراجع ذکر شده در وضعیت بهتری قرار دارد.

۷ -نتیجهگیری

در این مقاله یک مدولاتور دلتا سیگمای متعامد سه بیتی پیشخور که با روشی جدید جمع کننده آن حذف شدهاست، طراحی گردید. طراحی ساختار اولیه مدولاتور به روش طراحی مدولاتور حقیقی و تبدیل آن به مدولاتور متعامد انجام شدهاست. جمع کنندههای انتهای مسیرهای فیلتر مدولاتور مصرف توان بالایی داشته و بهره مؤثر حلقه فیلتر را نیز کاهش میدهد. با روشی که در این مقاله ارائه شده است، با تغییر ساختار سیستمی مدولاتور، این جمع کنندهها حذف شدهاند. در ساختار ساختار سیستمی مدولاتور، این جمع کنندهها حذف شدهاند. در ساختار با مقاومت پیادهسازی میشوند و در مجموع موجب کاهش مصرف توان با مقاومت پیادهسازی میشوند و در مجموع موجب کاهش مصرف توان متلب)، نرخ سیگنال به نویز ۸۷/۵۳ دسیبل و در پیادهسازی مداری آن در تکنولوژی ۱۸۰ نانومتر مقدار ۹۵/۹ دسیبل بهدست آمده است. توان مصرفی مدولاتور پیادهسازی شده به علت حذف جمع کنندهها به مقدار ۱/۲۸۸ میلی وات کاهش یافته است.

در جدول ۱ نتایج این مقاله با تحقیقات مشابه مقایسه شده و همان طور که مشاهده می شود، FOM مدولاتور طراحی شده در این مقاله به مقدار قابل ملاحظه ای کاهش یافته که مؤید انتظارات منطبق با تحلیل و طراحی تئوری می باشد.

	0					••••	
Parameter	type	SNR (dB)	Bandwidth (MHz)	OSR	Power (mW)	FOM[17] (pj/conv)	Technology (µm)
[16]	QFF3/CT	λ۶/λ	۰/۲	13.	۲/۷	۰ /۳۷۷	٠/٢۵
[17]	QFF3/CT	۵۸/۶	١	٣٢	١/٧	1/22	۰/۱۳
[18]	QFF3/CT	۵۰/۴	۱/۵	74	٢	۱/۶	۰/۱۳
[4]	QFF3/CT	۶۵/۲	• /۵	195	۲/۳	۱/۵۸	۰/۱۳
[27]	QFB2/CT	۵۷/۱	٢	٣٢	۴/۲	۱/۸	۰/۱۳
[28]	QFB2/CT	۵۷	٢	٣٢	۵	۲/۱۶	۰/۱۳
This work	QFF3/CT	۷۵/۹	٢	٣٢	۶/۹۱	۰/٣٣٩	٠/١٨

جدول۱: مقایسه کارهای انجام شده پیشین با مدولاتور طراحی شده

of Technical Papers. ISSCC. 2005 IEEE International, 2005, pp. 502-613.

- [15] M. Honarparvar and E. N. Aghdam", Reconfigurable hybrid CT/DT delta-sigma modulator with op-amp sharing technique dedicated to multi mode receivers," *Analog Integrated Circuits and Signal Processing*, vol. 79, pp. 413-426, 2014.
- [16] S.-B. Kim, S. Joeres, R. Wunderlich, and S. Heinen, "A2.7mW, 90.3 dB DR Continuous-Time Quadrature Bandpass Sigma-Delta Modulator for GSM/EDGE Low-IF Receiver in 0.25 m CMOS," *Solid-State Circuits, IEEE Journal of*, vol. 44, pp. 891-900, 2009.
- [17] A. Atac, L. Liao, Y. Wang, M. Schleyer, Y. Zhang, R. Wunderlich, *et al.*, "A 1.7 mW quadrature bandpass $\Delta\Sigma$ ADC with 1MHz BW and 60dB DR at 1MHz IF," in *Circuits and Systems (ISCAS), 2013 IEEE International Symposium on*, 2013, pp. 1039-1042.
- [18] A. Atac, R. Wunderlich, and S. Heinen, "A variable bandwidth & IF, continuous time $\Delta\Sigma$ modulator for low power low-IF receivers," in *New Circuits and Systems Conference (NEWCAS), 2011 IEEE 9th International*, 2011, pp. 362-365.
- [19] N. Jouida, C. Rebai, A. Ghazel, and D. Dallet, "VHDL-AMS modeling of non-idealites effects inContinuoustime quadrature bandpass $\Delta\Sigma$ modulator," in *Signals, Circuits and Systems (SCS), 2009 3rd International Conference on,* 2009, pp. 1-5.
- [20] S. Pavan, "Excess loop delay compensation in continuous-time delta-sigma modulators," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 55, pp. 1119-1123, 2008.
- [21] G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, and E. Romani, "A 20-mW 640-MHz CMOS continuous-time ADC with 20-MHz signal bandwidth, 80-dB dynamic range and 12-bitENOB," *IEEE journal of solid-state circuits*, vol. 41, pp. 2641-2649, 2006.
- [22] T. C. Carusone, D. Johns, and K. Martin, *Analog Integrated Circuit Design*: Wiley, 2011.
- [23] B. Razavi, Design of Analog CMOS Integrated Circuits: McGraw-Hill Education, 2016.
- [24] M. Hosseinnejad and H. Shamsi, "Design and Simulation of Pipelined ADCs based on Low-Voltage Comparators," 2016.

[۲۵] مهدی حسین نژاد و حسین شمسی، « طراحی و شبیه سازی

مبدل آنالوگ به دیجیتال لولهای مبتنی بر مقایسهگر ولتاژ پایین »

مجله مهندسی برق دانشگاه تبریز، دوره ۴۶، شماره ۱، بهار ۱۳۹۵، صفحه ۸۷–۹۸.

- [26] F. Henkel, U. Langmann, A. Hanke, S. Heinen, and E. Wagner, "A 1-MHz-bandwidth second-order continuoustime quadrature bandpass sigma-delta modulator for low-IF radio receivers," *Solid-State Circuits, IEEE Journalof*, vol. 37, pp. 1628-1635, 2002.
- [27] K.-W. Cheng, K. Natarajan, and D. J. Allstot, "A current reuse quadrature GPS receiver in 0.13 m CMOS," *Solid-State Circuits, IEEE Journal of*, vol. 45, pp. 510-523, 2010.
- [28] K.-W. Cheng, K. Natarajan, and D. Allstot, "A 7.2 mW quadrature GPS receiver in 0.13µm CMOS," in Solid-State Circuits Conference-Digest of Technical Papers,

- [1] B. Li and K.-P. Pun, "A High Image-Rejection SC Quadrature Bandpass DSM for Low-IF Receivers," *Circuits and Systems I: Regular Papers, IEEE Transactions on*, vol. 61, pp. 92-105, 2014.
- [2] S. Jantzi, K. Martin, M. Snelgrove, and A. Sedra, "A complex bandpass ΔΣ converter for digital radio," in *Circuits and Systems*, 1994. ISCAS'94., 1994 IEEE International Symposium on, 1994, pp. 453-456.

پالس در ورودی » مجله مهندسی برق دانشگاه تبریز، ۱۳۹۴ دوره ۴۵،

شماره ۴، زمستان ۱۳۹۴، صفحه ۲۱۱–۲۲۱.

- [4] T. Saalfeld, A. Atac, L. Liao, R. Wunderlich, and S. Heinen, "A 2.3 mW quadrature bandpass continuous-time DSM with reconfigurable quantizer," in *Ph. D. Research in Microelectronics and Electronics (PRIME)*, 2016 12th Conference on, 2016, pp. 1-4.
- [5] P. M. Aziz, H. V. Sorensen, and J. Van der Spiegel, "Performance of complex noise transfer functions in bandpass and multi band sigma delta systems," in *Circuits* and Systems, 1995 ISCAS'95., 1995 IEEE International Symposium on, 1995, pp. 641-644.

J. Marttila, M. Allén, and M. Valkama, "Frequency-Agile [6] Multiband Quadrature Sigma-Delta Modulator for

Cognitive Radio: Analysis, Design and Digital Post-Processing," *Selected Areasin Communications, IEEE Journal on*, vol. 31, pp. 2222-2236, 2013

- [7] S.-C. Hwu and B. Razavi, "An RF Receiver for Intra-Band Carrier Aggregation," *Solid-State Circuits, IEEE Journal* of, vol. 50, pp. 946-961, 2015.
- [8] C.-Y. Ho, W.-S. Chan, Y.-Y. Lin, and T.-H. Lin, "A quadrature bandpass continuous-time delta-sigma modulator for a tri-mode GSM-EDGE/UMTS/DVB-T receiver," *Solid-State Circuits, IEEE Journal of*, vol. 46, pp. 2571-2582, 2011.
- [9] Y. Xu, Z. Zhang, B. Chi, N. Qi, H. Cai, and Z. Wang, "A 5-/20-MHz BW Reconfigurable Quadrature Bandpass CT ADC With AntiPole-Splitting Opamp and Digital/Calibration," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 24, pp. 243-255, 2016.
- [10] E. Di Gioia, "An 11-bit, 12.5-MHz, Low-Power, Low-Voltage, Continuous-Time Sigma-Delta Modulator in 0.13 μm CMOS Technology," 2011.
- [11] R. Schreier and G. C. Temes, Understanding delta-sigma data converters vol. 74: IEEE press Piscataway, NJ, 2005.
- [12] M. Bolatkale, L. J. Breems, and K. A. Makinwa, *High speed and wide bandwidth delta-sigma ADCs*: Springer, 2014.
- [13] F. Gerfers and M. Ortmanns, Continuous-time sigmadelta A/D conversion: fundamentals, performance limits and robust implementations vol. 21: Springer Science & Business Media, 2006.
- [14] N. Yaghini and D. Johns, "A 43mW CT complex $\Delta\Sigma$ ADC with 23MHz of signal bandwidth and 68.8 dB SNDR," in *Solid-State Circuits Conference, 2005. Digest*

مراجع

.

2009. ISSCC 2009. IEEE International, 2009, pp. 422-423,423 a

زير نويسها

¹quadrature delta sigma modulator (QDSM) ²feedforward (FF) ³continuous time (CT) ⁴ Low Pass ⁵ Signal to Noise Ratio (SNR) ⁶ Figure-Of-Merit ⁷Analog to Digital Converter ⁸Digital to Analog Converter 9Hybride ¹⁰noise-shaping enhancement (NSE) ¹¹chain of integrators with weighted capacitive feedforward summation ¹²weighted capacitive feedforward ¹³Excess Loop Delay 14Non Return to Zero ¹⁵Return to Zero DAC ¹⁶Figure-Of-Merit 17Order ¹⁸Over Sampling Ratiou ¹⁹ Fs ²⁰Band Width ²¹Disceret Time ²²Current Stirring ²³Flash ²⁴comparator ²⁵preamplifier