

تجزیه و تحلیل تلفات در فیلتر فعال یک پارچه موازی مبتنی بر مبدل منبع ولتاژ-مبدل منبع جریان (طرح VCSC)

علی زعفری^۱، دانشجوی دکترا؛ مصطفی جزائری^۲، دانشیار

۱- دانشکده مهندسی برق و کامپیوتر- دانشگاه سمنان- سمنان- ایران- a.zafari@semnan.ac.ir

۲- دانشکده مهندسی برق و کامپیوتر- دانشگاه سمنان- سمنان- ایران- mjazaeri@semnan.ac.ir

چکیده: شاخص‌های عملکرد فنی- اقتصادی یک فیلتر فعال تحت تأثیر تلفات مبدل‌هایی است که در ساختار آن به کار گرفته می‌شوند. در این مقاله روابط موردنیاز برای محاسبه انواع تلفات در دو نوع فیلتر سنتی VSC و دیگری CSC و یک فیلتر ترکیبی مبتنی بر به کارگیری هم‌زمان هر دو مبدل VCSC که اخیراً در مراجع معتبر پیشنهاد شده، استخراج گردیده‌است. با وجود مزایای مهم در فیلتر VCSC، همواره یک تردید و نگرانی از نظر میزان تلفات به دلیل به کارگیری هم‌زمان دو مبدل متفاوت وجود دارد. با این انگیزه، تلفات به چهار بخش اصلی شامل تلفات بخش AC، بخش DC، هدایت و کلیدزنی در کلیدها تقسیم‌بندی می‌شوند. این روابط امکان مقایسه نسبی تلفات در فیلترهای سنتی را با فیلتر VCSC فراهم می‌سازند. نتایج حاصل از شبیه‌سازی ساختارهای مختلف فیلتر فعال در یک سیستم آزمایشی نمونه در محیط سیمولینک/ متلب نشان می‌دهد که فیلتر پیشنهادی VCSC از نظر میزان تلفات نزدیک به فیلتر مبتنی بر VSC و بسیار کمتر از فیلتری است که از CSC سود می‌برد. این در شرایطی است که به کارگیری دو مبدل به طور هم‌زمان در یک فیلتر یک پارچه و به ازای یک THD یکسان باعث افزایش قابلیت اطمینان و نیز تجمیع مزایای هر دو فیلتر سنتی می‌شود. همچنین تلفات هر سه فیلتر در شرایط نصف توان نامی بار و به ازای پنج فرکانس کلیدزنی مختلف مورد ارزیابی قرار می‌گیرد تا محاسبات انجام شده در شرایط مختلف اعتبارسنجی شوند.

واژه‌های کلیدی: فیلتر فعال، مبدل منبع ولتاژ، مبدل منبع جریان، فیلتر یکپارچه (VCSC Scheme)، جریان مرجع، تلفات، فرکانس تفکیک

Loss Analysis in a Unified Shunt Active Filter Based on VSC and CSC (VCSC Scheme)

Ali Zafari¹, PhD Student; Mostafa Jazaeri², Associate Professor

1- Faculty of Electrical and Computer Engineering, University of Semnan, Semnan, Iran, Email: a.zafari@semnan.ac.ir

2- Faculty of Electrical and Computer Engineering, University of Semnan, Semnan, Iran, Email: mjazaeri@semnan.ac.ir

Abstract: Techno-economic performance indices of an active power filter are affected by power losses of the converters that are used in its structure. In this paper, the equations needed to calculate the losses in both conventional VSC and CSC based and also VCSC based filters which has been recently proposed in valuable references, are derived. Despite the significant advantages in a VCSC filter, there are always doubt and concern for the losses due to the use of two different converters. With this motivation, the losses are divided into four main sections including AC losses, DC losses, conducting and switching losses in semiconductors. These equations provide the possibility of relative comparison of losses between traditional filters and VCSC one. Simulation of various structures of active filter in a typical test system in MATLAB/SIMULINK environment shows that total losses in the proposed VCSC based filter is near to VSC based and much lower than CSC based one. This is on condition that the simultaneously use of two converters in a unified filter and with a same THD, increases the reliability and aggregates benefits of both conventional filters. Also, for validating the computations, power losses of filters are assessed in half of the nominal load power and for five switching frequencies.

Keywords: Active filter, voltage source converter, current source converter, unified filter (VCSC scheme), reference current, losses, separation frequency.

تاریخ ارسال مقاله: ۱۳۹۵/۱۱/۲۳

تاریخ اصلاح مقاله: ۱۳۹۶/۰۴/۱۸ و ۱۳۹۶/۰۹/۱۶

تاریخ پذیرش مقاله: ۱۳۹۶/۱۰/۱۸

نام نویسنده مسئول: مصطفی جزائری

نشانی نویسنده مسئول: سمنان- دانشکده مهندسی برق و کامپیوتر

۱- مقدمه

در مقالات اشاره شده است. به عنوان مثال مطابق مرجع [۸] در قدرت‌های زیاد ذخیره انرژی سلفی پربازده‌تر از ذخیره انرژی خازنی است و برعکس. همچنین در مقاله اخیر اثبات شد که حساسیت CSC نسبت به عملکرد غیرخطی بارها کمتر از VSC است. به علاوه به‌ازای شرایط بارگذاری سبک‌تر از مقادیر نامی چون جریان جبران‌کننده کم است، راندمان CSC بسیار بیشتر از راندمان VSC است [۹].

اخیراً ساختار جدیدی از فیلتر فعال یکپارچه به نام VCSC در [۱۱، ۱۰] معرفی شده که در آن از مبدل منبع جریان و مبدل منبع ولتاژ به‌طور هم‌زمان استفاده می‌شود. در طرح‌های ترکیبی متداول، بخش فعال به همراه فیلتر پسیوی که در یک یا چند فرکانس خاص تنظیم شده، کار می‌کند. این نوع فیلترهای ترکیبی دو عیب جدی نسبت به ساختار پیشنهادی دارند. اول اینکه این فیلترهای پسیو از قبل برای یک یا چند فرکانس مشخص تنظیم می‌شوند. پس در شرایطی که نقطه کار بار عوض می‌شود این نوع فیلترها جوابگو نیستند و عملکرد فیلتر مختل می‌شود. دوم اینکه، در شرایطی که بار جریانی با مولفه‌های هارمونیک غیرصریح تولید می‌کند، تنظیم فیلتر پسیو امکان‌پذیر نیست و فیلتر دقیق کار نمی‌کند.

در ساختار پیشنهادی، مبدل‌ها در جهت تقویت مزایا و تضعیف معایب یکدیگر عمل می‌کنند. درحقیقت در ساختار جدید به بهترین شکل ممکن از خاصیت دوگان مبدل‌های منبع ولتاژ و منبع جریان استفاده می‌شود. مرجع [۱۰] مبانی نظری ایده به‌کارگیری دو مبدل VSC و CSC به‌طور هم‌زمان را ارائه می‌کند. چون جریان بار و در نتیجه جریان مرجع شامل مولفه‌های هارمونیک مختلف است لذا در تقسیم جریان مرجع بین دو مبدل و تفکیک وظایف این دو مبدل هم دامنه جریان و هم محتویات فرکانسی آن می‌توانند نقش تعیین‌کننده‌ای داشته باشند. رفتار متفاوت خازن DC و اندوکتور DC در جریان‌های فرکانس زیاد و فرکانس کم نکته مهم در نحوه تقسیم جریان مرجع بین CSC و VSC است. بر مبنای روابط ریاضی به‌دست‌آمده نشان داده شده که چنانچه مولفه‌های فرکانس کم جریان مرجع به CSC و مولفه‌های فرکانس بالا به VSC اعمال شوند فیلتر فعال پیشنهادی می‌تواند اهداف طرح را به‌خوبی برآورده سازد. طراحی مفهومی اجزای این فیلتر فعال یک‌پارچه در مرجع [۱۱] ارائه شده است. با تعیین سهم CSC و VSC از فیلتر هارمونیک جریان بار، اندازه المان‌های پسیو در سمت‌های DC و AC و همچنین فرکانس کلیدزنی مشخص می‌شوند. این طراحی بر اساس مدار معادل حاصل‌شده و روابط و اصول ساده مداری و همچنین معیارهای معتبر پذیرفته‌شده و متداول بر آن حاکم است. نتایج تجزیه و تحلیل نشان می‌دهند که چگونه و تحت چه شرایطی اندازه المان‌های پسیو در ساختار پیشنهادی نسبت به ساختارهای متعارف و سنتی کاهش می‌یابد. با این حال هرچند که مبانی نظری کاهش اندازه المان‌های پسیو در بخش‌های DC و AC مبدل‌ها در ساختار فیلتر فعال یک‌پارچه تبیین شده، ضروری است میزان تأثیر این کاهش بر تلفات کلی فیلتر توسط تجزیه و تحلیل ریاضی مورد محاسبه و ارزیابی قرار گیرد.

فیلترهای فعال به‌عنوان جبران‌کننده هارمونیک مبتنی بر الکترونیک قدرت به‌دلیل ساختار ساده و عدم پیچیدگی در بخش کنترل مورد توجه بسیاری از محققین و صنعتگران واقع شده‌اند. مبدل الکترونیک به‌عنوان بخش اصلی این فیلترها از زوایای مختلف در مقالات معتبر مورد بررسی قرار گرفته است [۱]. در تقسیم‌بندی کلی، مبدل‌های استفاده‌شده شامل مبدل‌های منبع ولتاژ (VSC) و مبدل‌های منبع جریان (CSC) هستند. مبدل‌های منبع ولتاژ در انواع چندسطحی و چندپالسه معرفی شده‌اند و در سال‌های اخیر مبدل‌های منبع جریان چند سطحی نیز طراحی و پیاده‌سازی آزمایشگاهی شده‌اند [۲]. همچنین جبران‌کننده‌های مبتنی بر مبدل‌های منبع جریان نیز روند تکاملی آزمایشگاهی و صنعتی خود را به‌خوبی طی نموده و گزارش عملکرد آنها در مقالات معتبر ارائه شده است [۳، ۴]. یکی از جنبه‌هایی که عامل ارجحیت یک مبدل نسبت به مبدل دیگر می‌شود تلفات مبدل است. این تلفات را در یک تقسیم‌بندی کلی می‌توان به چهار قسمت شامل تلفات فیلتر پسیو خروجی مبدل (تلفات AC)، تلفات هدایت، تلفات کلیدزنی کلیدهای قدرت و تلفات سمت DC تقسیم کرد. تلفات هدایتی نیمه‌هادی حاصل از مقاومت معادل و افت ولتاژ در حالت هدایت آن و تلفات کلیدزنی مربوط به عملکرد غیرایده‌آل کلید است [۵].

متداول‌ترین کلیدها در ساختار مبدل‌های DC به AC، GTO^۲، IGBT^۵ و IGCT هستند. برای فرکانس‌های کلیدزنی زیاد (بیش از ۱۰ کیلوهرتز)، IGBT مناسب‌تر است و از این بین GTO تنها برای فرکانس‌های کلیدزنی کم کاربرد دارد (در حد چند صد هرتز). در واقع IGBT و IGCT دو جایگزین مناسب برای GTO هستند. مهم‌ترین مزیت IGCT نسبت به IGBT تلفات کمتر در حالت هدایت است. مقاله [۶] این سه نوع کلید را از نظر تلفات مقایسه کرده است. این مقایسه نشان می‌دهد که به‌ازای ضرایب مدولاسیون و جریان‌های مختلف خروجی مبدل، هم تلفات کلیدزنی و هم تلفات هدایت در IGBT بیشتر از این تلفات در IGCT است. با این حال فرکانس کلیدزنی کمتر در IGCT نسبت به IGBT می‌تواند یک عامل محدودکننده باشد. در نتیجه مبدل مبتنی بر IGBT در ساختار فیلتر فعال متداول است.

مبدل‌های منبع جریان به‌دلیل حضور اندوکتور در سمت DC و دیود سری با IGBT تا حدودی تلفات زیادی را ایجاد می‌کنند. اگرچه با به‌کارگیری اندوکتورهای نسل ابررسانا و کلیدهای قدرت با قابلیت مسدودکردن ولتاژ معکوس (RBV) تا حد زیادی این مشکل برطرف شده است، اما همواره از تلفات مبدل منبع جریان در مقایسه با یک مبدل منبع ولتاژ، به‌عنوان یک ایراد اساسی یاد می‌شود [۷، ۴]. البته مبدل‌های منبع جریان مزایای منحصر به فردی نسبت به نوع منبع ولتاژ دارند. به‌عبارت‌دیگر مبدل‌های منبع ولتاژ همواره انتخاب بهتری نسبت به مبدل‌های نوع جریان نیستند. علاوه بر ویژگی‌هایی نظیر قابلیت محدودکردن جریان اتصال کوتاه و امکان کنترل مستقیم جریان کنترلی که مزایای ذاتی مبدل‌های منبع جریان است برتری‌های فنی دیگری نیز

توان راکتیو لحظه‌ای تولیدشده و بلافاصله به بخش تولید فرمان‌های گیت ارسال می‌شود. اما در ساختار ترکیبی، جریان مرجع تولیدشده به واحدی به نام "واحد تخصیص جریان مرجع (RCAU)" اعمال می‌شود تا براساس یک یا چند معیار، سهم جریان مرجع در بخش‌های CSC و VSC تعیین شود. در واقع در این واحد مشخص می‌شود که جبران‌سازی به چه نحوی بین CSC و VSC تقسیم شود. این تقسیم جریان مرجع ممکن است منجر به جداسازی همه مولفه‌های فرکانس پایین از مولفه‌های فرکانس زیاد شود که در این شرایط فرکانس تفکیک معنا پیدا می‌کند.

فرکانس تفکیک تأثیر مستقیم بر میزان تلفات کلی فیلتر داشته و می‌تواند طوری محاسبه شود که تلفات بهینه گردد. این تلفات از جمع تلفات مبدل VSC و مبدل CSC قابل محاسبه است. به‌علاوه تلفات هر مبدل خود می‌تواند در چهار بخش مجزا مورد بررسی و تحلیل قرار گیرد: تلفات بخش AC (Δp_1)، تلفات هدایت کلیدهای قدرت (Δp_2)، تلفات کلیدزنی کلیدهای قدرت (Δp_3) و تلفات بخش DC (Δp_4) که برای هر دو نوع مبدل و سپس برای هر سه ساختار فیلتر فعال به تفکیک فرمول‌بندی می‌شوند. نکته مهمی که لازم است به آن توجه شود آنکه در پایه‌گذاری روابط و محاسبات ریاضی تلفات فیلتر فعال یک پارچه VCSC فرکانس جداسازی یک فرکانس فرضی f_k است. یعنی مرز بین فرکانس‌های مرتبه زیاد و مرتبه کم فرکانس مرتبه کم است. به‌عبارت‌دیگر فرض شده‌است که براساس شاخص‌هایی f_k تعیین شده و صرفاً محاسبات تلفات مدنظر است. همچنین در این محاسبات جریان خروجی فیلتر در هر سه حالت یکسان و برابر I در نظر گرفته شده‌است تا مقایسه در شرایط مساوی انجام شود.

شکل ۲ دیاگرام مفهومی نحوه اتصال یک فیلتر فعال موازی به یک سیستم نمونه برای اهداف جبران هارمونیک را نشان می‌دهد. فیلتر فعال موازی در شکل ۲ در حالت کلی می‌تواند هریک از ساختارهای معرفی شده در شکل ۱ را داشته‌باشد. در ابتدا جریان بار (iL) اندازه‌گیری و مولفه‌های هارمونیک آن استخراج می‌شوند. سپس فیلتر این مولفه‌های هارمونیک (ii) را تولید و با اختلاف فاز ۱۸۰ درجه به سیستم تزریق می‌کند به طوری که (is) باتوجه به بالاترین مرتبه هارمونیک در نظر گرفته شده، تقریباً شکل موج سینوسی شود.

۱-۲- تلفات بخش AC (Δp_1)

با توجه به شکل ۱، در سمت AC تلفات شامل تلفات اهمی در اندوکتور AC است. با فرض اینکه مقاومت اندوکتور در طرح CSC-APF (شکل ۱-الف) معادل R_{L1} باشد، تلفات مذکور می‌تواند از رابطه ۱ محاسبه شود:

$$\Delta p_{ICSC} = 3R_{L1}i_{rms}^2 = 3R_{L1}(I_{1rms}^2 + I_{2rms}^2 + I_{3rms}^2 + \dots) \quad (1)$$


در رابطه اخیر i_{rms} مقدار مؤثر جریان هر فاز خروجی فیلتر CSC-APF و $I_{1rms}, I_{2rms}, \dots$ مقادیر مؤثر مولفه‌های اول، دوم و ... جریان i

مقاله حاضر میزان تلفات در فیلترهای فعال یک پارچه VCSC-SAPF، مبتنی بر مبدل منبع جریان (CSC-SAPF) و مبتنی بر مبدل منبع ولتاژ (VSC-SAPF) را با تقسیم‌بندی چهارگانه ذکر شده محاسبه و با هم مقایسه می‌کند. مقاله در چهار بخش تنظیم شده‌است. بخش ۲ روابط تلفات در ساختارهای VCSC-SAPF، CSC-SAPF و VSC-SAPF را فرمول‌بندی می‌کند. در بخش ۳ براساس نتایج شبیه‌سازی تلفات در ساختارهای ذکر شده به دست آمده و با هم مقایسه می‌شوند و بخش ۴ مقاله نتایج به دست آمده را جمع‌بندی می‌نماید.


۲- استخراج روابط حاکم بر تلفات

در این بخش دو نوع مبدل استفاده شده در فیلترهای فعال شامل CSC، VSC که به ترتیب در شکل‌های (۱-الف) و (۱-ب) نشان داده شده‌اند، مورد توجه قرار می‌گیرند. به‌علاوه شکل (۱-ج) ترکیبی از این دو مبدل را در ساختار فیلتر فعال یک پارچه (VCSC) نشان می‌دهد که در آن وظایف هر مبدل با توجه به مبانی تعیین فرکانس تفکیک مشخص می‌شود. در ساختار یک پارچه پیشنهادی مزیت‌های متعددی نسبت به ساختارهای متعارف حاصل می‌شود که در مراجع [۱۰، ۱۱] تشریح و بررسی شده‌اند. یکی از مهمترین و بارزترین مزیت‌ها افزایش قابلیت اطمینان است. با افزایش قدرت نامی بارها و به طبع آن افزایش تنش‌های مکانیکی و افزایش سطح اتصال کوتاه، بحث‌های حفاظتی و قابلیت اطمینان بیش از پیش اهمیت پیدا می‌کند. چون فیلتر فعال شامل اجزای به هم پیوسته است، خرابی هر جزء می‌تواند عملکرد فیلتر را مختل کند. پس می‌توان بحث احتمال خرابی اجزا و شاخص‌های مربوط به قابلیت اطمینان را مطرح کرد. یکی از روش‌های مرسوم در افزایش قابلیت اطمینان تقسیم قدرت فیلتر بین دو یا چند فیلتر مشابه است. معروف‌ترین آنها ساختار مبدل چندسطحی متوالی (CMC) است. در این ساختارها همواره بحث قابلیت اطمینان در جبران‌کننده‌های مبتنی بر تکرار مبدل‌های VSC مطرح بوده‌است. این بخش‌های تکرار شده عمدتاً مشابه بوده و صرفاً فرمان‌های کنترلی براساس سطح ولتاژ و جریان هر کدام تعریف شده‌اند. در فیلتر VCSC، با ایده تقسیم قدرت جبران‌کننده بین مبدل‌های CSC و VSC نه تنها قابلیت اطمینان به واسطه وجود دو مبدل افزایش می‌یابد بلکه مبدل‌ها در جهت تقویت نقاط قوت و حذف نقاط ضعف هم در کنار یکدیگر قرار می‌گیرند و حداکثر استفاده از خاصیت دوگان بین دو مبدل می‌شود. در این ساختار، در صورت خرابی یا خروج یک مبدل، مبدل دیگر بخشی از کار فیلتر را انجام می‌دهد. در صورتی که در فیلترهای متعارف مبتنی بر CSC یا VSC در این شرایط فیلتر به‌طور کامل مختل و جبران‌کننده از مدار خارج می‌شود.

اصول طراحی بخش کنترلی در ساختار ترکیبی پیشنهادی به‌طور کامل در مرجع [۱۱] بیان شده‌است. تفاوت اصلی طرح VCSC و طرح‌های متعارف مبتنی بر CSC و VSC در این بخش این است که در ساختارهای متعارف جریان مرجع توسط یک الگوریتم مبتنی بر تئوری




(ب)



(ج)

شکل ۱: ساختارهای فیلتر فعال: (الف) فیلتر مبتنی بر مبدل CSC، (ب) فیلتر مبتنی بر مبدل VSC و (ج) فیلتر یک پارچه مبتنی بر هر دو نوع مبدل VSC و CSC که با VCSC شناخته می‌شود.



شکل ۲: دیاگرام مفهومی نحوه اتصال فیلتر فعال موازی به یک سیستم نمونه

هستند. همچنین با فرض مقاومت R_{L2} برای اندوکتور AC در طرح VSC-APF (شکل ۱-ب)، تلفات بخش AC عبارتست از:

$$\Delta p_{WSC} = 3R_{L2}i_{ms}^2 = 3R_{L2}(I_{1ms}^2 + I_{2ms}^2 + I_{3ms}^2 + \dots) \quad (2)$$

از طرف دیگر، در ساختار VCSC-APF (شکل ۱-ج) جریان‌های i_{L1} و i_{L1}' با در نظر گرفتن فرکانس تفکیک $f_k = kf_1$ به صورت زیر قابل بسط هستند:

$$i_{L1} = I_1 + I_2 + I_3 + \dots + I_k \quad (3)$$


$$i_{L2} = I_{k+1} + I_{k+2} + I_{k+3} + \dots \quad (4)$$

با در نظر گرفتن مقاومت R_{L1}' برای L_1' و مقاومت R_{L2}' برای L_2' تلفات بخش AC در ساختار یک پارچه VCSC-APF برابر می‌شود با:

$$\begin{aligned} \Delta p_{IVCSC} &= 3R_{L1}'i_{L1ms}^2 + 3R_{L2}'i_{L2ms}^2 \\ &= 3R_{L1}'(I_{1ms}^2 + I_{2ms}^2 + \dots + I_{kms}^2) \\ &\quad + 3R_{L2}'(I_{(k+1)ms}^2 + I_{(k+2)ms}^2 + \dots) \end{aligned} \quad (5)$$

اندازه L_1' کمتر از L_1 و اندازه L_2' کمتر از L_2 است [۱۱]. از طرف دیگر طبق مرجع [۹] معمولاً در شرایط مساوی اندوکتانس اندوکتور در خروجی VSC-APF بیشتر از این اندوکتانس در CSC-APF است. همچنین براساس [۳] چون اندوکتانس اندوکتور با مجذور تعداد دور آن رابطه مستقیم دارد، افزایش اندوکتانس باعث افزایش مقاومت مربوطه مخصوصاً در اندوکتورهای با هسته هوایی می‌شود. با این شرایط رابطه ۶ معتبر است.

$$\begin{aligned} R_{L1}' < R_{L1}, \quad R_{L2}' < R_{L2}, \quad R_{L1} < R_{L2}, \\ R_{L1}' < R_{L2}, \quad R_{L2}' \rightarrow R_{L1} \end{aligned} \quad (6)$$



(الف)

در مورد ΔP_{2VSC} باید به این نکته توجه داشت که چون در برخی موارد فیلتر استفاده شده در خروجی VSC یک فیلتر LCL است، در مورد اندوکتور سمت مبدل باید جریان قبل از خازن در محاسبات مربوطه ملاک عمل قرار گیرد. همچنین در این محاسبات از تلفات دیود موازی صرف نظر شده است.

تلفات هدایت کلیدها در ساختار شکل (۱-ج)، از جمع تلفات هدایت کلیدهای بخش CSC و کلیدهای بخش VSC به دست می آید. اگر مقاومت معادل تلفات هدایت در مجموعه IGBT و دیود سری شده در هر قسمت از بازوی CSC، r'_1 فرض شود، تلفات هدایت کلیدها در بخش CSC از ساختار شکل (۱-ج) به صورت زیر محاسبه می شود:

$$\Delta P_{2VSC(CSC\ part)} = 3 \left[r'_1 i_{L_{1ms}}'^2 + r'_1 i_{L_{2ms}}'^2 \right] = 3 r'_1 i_{L_{1ms}}'^2 \quad (12)$$

$$= 3 r'_1 \left(I_{L_{1ms1}}'^2 + I_{L_{1ms2}}'^2 + \dots + I_{L_{1msk}}'^2 \right)$$

در رابطه اخیر $I'_{L_{1rmsk}}$ مقدار مؤثر مؤلفه مرتبه k ام i'_{L_1} است. در بخش VSC با در نظر گرفتن r'_2 به عنوان مقاومت معادل تلفات هدایت برای هر IGBT، تلفات Δp_2 برای بخش VSC ساختار VCSC به صورت زیر به دست می آید:

$$\Delta P_{2VSC(VSC\ part)} = 3 \left[r'_2 i_{L_{2ms}}'^2 + r'_2 i_{L_{2ms(k+1)}}'^2 + \dots \right] = 3 r'_2 i_{L_{2ms}}'^2 \quad (13)$$

$$= 3 r'_2 \left(I_{L_{2ms(k+1)}}^2 + I_{L_{2ms(k+2)}}^2 + \dots \right)$$

که $I'_{L_{2rms}}$ ها مقدار مؤثر جریان مرتبه $k+1$ و مرتبه های بیشتر جریان i'_{L_2} هستند. تلفات هدایت کل از جمع این تلفات در بخش های CSC و VSC در ساختار VCSC به صورت زیر محاسبه می شود:

$$\Delta P_{2VSC} = 3 r'_1 \left(I_{L_{1ms1}}'^2 + I_{L_{1ms2}}'^2 + \dots + I_{L_{1msk}}'^2 \right) \quad (14)$$

$$+ 3 r'_2 \left(I_{L_{2ms(k+1)}}^2 + I_{L_{2ms(k+2)}}^2 + \dots \right)$$

با در نظر گرفتن روابط (۱۰)، (۱۱) و (۱۴) می توان این نوع از تلفات را در سه نوع ساختار اشاره شده مورد بحث قرار داد. تلفات هدایت یک IGBT در VSC نسبت به مجموعه IGBT+D در CSC کمتر است. پس می توان نتیجه گرفت که $r_2 < r_1$. وقتی در ساختار VCSC جریان جبران کننده i به دو بخش تقسیم می شود، بدیهی است جریان هر مبدل کاهش می یابد و به عبارتی مبدل ها سبک تر کار می کنند. بنابراین مقادیر نامی کلید IGBT در هر دو بخش و همچنین مقدار نامی دیود (D) کاهش می یابد، در نتیجه $r'_2 < r_1$ و $r'_2 < r_1$ از طرف دیگر جریان های i' و i'_{L_1} چون قبل از خازن قرار دارند مقادیر بزرگتری نسبت به جریان فیلتر شده توسط خازن دارند، یعنی $i'_{L_{1rms}} > i'_{L_{1rms}}$ و $i'_{L_{1rms}} > i'_{rms}$ و چون $i'_{L_{1rms}} < i'_{rms}$ است، بنابراین می توان گفت $i'_{L_{1rms}}$ به i'_{rms} نزدیک می شود. همچنین روابط $r'_2 < r'_1$ و $r'_2 < r_1$ نیز معتبر هستند.

با توجه به روابط (۱)، (۲)، (۵) و (۶) می توان نتیجه گرفت که تلفات AC در ساختار VCSC-APF که در مراجع [۱۰-۱۱] معرفی شده است، کمتر از این تلفات نسبت به دو ساختار سنتی VSC و CSC است. همچنین این تلفات در طرح CSC-APF کمتر از VSC-APF است. پس می توان تلفات مذکور را به صورت رابطه ۷ جمع بندی کرد.

$$\Delta P_{IVSC} < \Delta P_{ICSC} < \Delta P_{IVSC} \quad (7)$$

۲-۲- تلفات هدایت کلیدهای قدرت (Δp_2)

تلفات هدایت یک IGBT و دیود موازی با آن می تواند براساس رابطه ریاضی معرفی شده در مرجع [۱۲] محاسبه شود. در این رابطه ولتاژ، جریان، مقاومت اهمی معادل دیود و IGBT و همچنین یک ضریب β که براساس مشخصه کلید تعیین می شود، نیاز است که پیچیدگی روابط را زیاد می کند. به همین دلیل در این مقاله، به منظور کاهش حجم محاسبات از تلفات دیود موازی صرف نظر می شود.

تلفات هدایت در هر فاز-بازو شامل قسمت فوقانی و تحتانی بازو است. تلفات هدایت هر قسمت در ساختار CSC-APF نیز شامل تلفات هدایت یک IGBT و یک دیود است که جریان یکسان دارند. اگر R_D مقاومت مدل کننده تلفات هدایت دیود و R_{SW} مقاومت مدل کننده تلفات هدایت IGBT در نظر گرفته شود، تلفات هدایت در CSC-APF برابر می شود با:

$$\Delta P_{2CSC} = 3 \left[(R_D + R_{SW}) i_{1ms}'^2 + (R_D + R_{SW}) i_{2ms}'^2 \right] \quad (8)$$

$$= 3 \underbrace{(R_D + R_{SW})}_{r_1} (i_{1ms}'^2 + i_{2ms}'^2)$$

با توجه به شکل ۱-الف و طبق KCL و با صرف نظر از هم پوشانی جریان های i'_1 و i'_2 در لحظه کموتاسیون رابطه زیر برقرار است:

$$i' = i'_1 - i'_2 \rightarrow i_{ms}'^2 = i_{1ms}'^2 + i_{2ms}'^2 \quad (9)$$

در نتیجه رابطه (۸) به فرم رابطه (۱۰) تبدیل می شود:

$$\Delta P_{2CSC} = 3 r_1 i_{ms}'^2 = 3 r_1 (i_{1ms}'^2 + i_{2ms}'^2 + i_{3ms}'^2 + \dots) \quad (10)$$

در رابطه اخیر I'_{krms} مقدار مؤثر مؤلفه مرتبه k ام جریان i'_{rms} است. با توجه به شکل (۱-ب)، اگر مقاومت مدل کننده تلفات هدایت در IGBT، $r_2 = R_{IGBT}$ در نظر گرفته شود، تلفات هدایت کلیدها برابر می شود با:

$$\Delta P_{2VSC} = 3 \left[r_2 i_{1ms}'^2 + r_2 i_{2ms}'^2 \right] = 3 r_2 i_{ms}'^2 \quad (11)$$

$$= 3 r_2 (I_{1ms}^2 + I_{2ms}^2 + I_{3ms}^2 + \dots)$$

با توجه به شکل (۱-ب) و در نظر گرفتن f_{sw2} و v_{sw1rms} به ترتیب به عنوان فرکانس کلیدزنی و مقدار مؤثر ولتاژ IGBT در ساختار VSC-APF می توان تلفات کلیدزنی را به صورت زیر نوشت:

$$\begin{aligned} \Delta p_{3VSC} &= 3\Delta p_{3VSC(per\ am)} = 3k v_{sw\ 2rms} f_{sw\ 2} (i_{1rms} + i_{2rms}) \\ &= 3k v_{sw\ 2rms} f_{sw\ 2} i_{rms} \\ &= 3k v_{sw\ 2rms} f_{sw\ 2} \left(\sqrt{I_{1rms}^2 + I_{2rms}^2 + I_{3rms}^2 + \dots} \right) \end{aligned} \quad (18)$$

همچنین طبق ساختار VCSC-APF در شکل (۱-ج)، تلفات کلیدزنی شامل این تلفات در دو بخش CSC و VSC است. با در نظر گرفتن v'_{sw2rms} و v'_{sw1rms} به ترتیب به عنوان ولتاژ IGBT در بخش های CSC و VSC و فرکانس کلیدزنی f'_{sw2} و f'_{sw1} برای بخش های CSC و VSC و براساس تحلیل مشابه می توان تلفات کلیدزنی VCSC-APF را به صورت زیر بیان کرد:

$$\begin{aligned} \Delta p_{3VCSC} &= 3k v'_{sw\ 1rms} f'_{sw\ 1} \left(\sqrt{I_{L1rms1}^2 + I_{L1rms2}^2 + \dots + I_{L1rmsk}^2} \right) \\ &+ 3k v'_{sw\ 2rms} f'_{sw\ 2} \left(\sqrt{I_{L2rms(k+1)}^2 + I_{L2rms(k+2)}^2 + \dots} \right) \end{aligned} \quad (19)$$

با مقایسه روابط ۱۷ و ۱۸ می توان نتیجه گرفت چون عبارت $I_{1rms}^2 + I_{2rms}^2 + I_{3rms}^2 + \dots$ بزرگتر از $I_{1rms}^2 + I_{2rms}^2 + I_{3rms}^2 + \dots$ است و طبق [۶] ولتاژ IGBT در CSC نسبت به VSC دارای پیک های بزرگتری است، در فرکانس کلیدزنی یکسان $\Delta p_{3CSC} > \Delta p_{3VSC}$ است. اما در فرکانس کلیدزنی نابرابر ممکن است این رابطه معتبر نباشد. بنابراین با توجه به اینکه سه پارامتر جریان کلید، ولتاژ کلید و فرکانس کلیدزنی در رابطه تلفات کلیدزنی وجود دارند، به طور قطع نمی توان در مورد اینکه کدام ساختار تلفات کلیدزنی بیشتری دارد اظهار نظر کرد. به بیان دیگر میزان بیشتر و یا کم تر بودن پارامترهای ذکر شده در هر پروژه می تواند متفاوت باشد. البته در این محاسبات k ثابت در نظر گرفته شده است که در عمل قطعاً ثابت نیست مخصوصاً در ساختار یکپارچه که مقادیر نامی کلیدها کوچک می شوند. همچنین از کلیدزنی دیود در هر سه ساختار چشم پوشی شده است.

۲-۴- تلفات سمت DC (Δp_4)

با توجه به شکل (۱-الف)، در سمت DC یک اندوکتور وجود دارد. اگر مقاومت اهمی اندوکتور R_{Ldc} و مقدار مؤثر جریان آن i_{Ldcrms} فرض شود، آنگاه تلفات سمت DC به صورت زیر می تواند بیان شود:

$$\Delta p_{4CSC} = R_{Ldc} i_{Ldcrms}^2 \quad (20)$$


در ساختار VSC-APF مطابق شکل (۱-ب)، در سمت DC خازن قرار دارد. می توان تلفات این بخش را صفر در نظر گرفت. بنابراین $\Delta p_{4CSC} = 0$.

به این ترتیب با مقایسه روابط (۱۰) و (۱۱) تلفات هدایت در ساختار VSC-APF قطعاً کوچکتر از تلفات مشابه در CSC-APF است. همچنین با مقایسه روابط (۱۰) و (۱۴) رابطه $\Delta p_{2VSC} < \Delta p_{2CSC}$ برقرار است. در مورد روابط (۱۱) و (۱۴) یعنی تلفات هدایت در ساختار VCSC و VSC نتیجه قطعی تا حدود زیادی به میزان افزایش $r_1' (I_{L1rms1}^2 + I_{L1rms2}^2 + \dots + I_{L1rmsk}^2)$ نسبت به $r_2 (I_{1rms}^2 + I_{2rms}^2 + \dots + I_{krms}^2)$ در برابر میزان کاهش $r_2' (I_{L2rms(k+1)}^2 + I_{L2rms(k+2)}^2 + \dots)$ نسبت به $r_2 (I_{(k+1)rms}^2 + I_{(k+2)rms}^2 + \dots)$ دارد که معمولاً میزان افزایش ذکر شده بیشتر است و به همین دلیل تلفات هدایت در ساختار VCSC بیشتر از تلفات هدایت در VSC ارزیابی می شود. بنابراین رابطه ۱۵ نتیجه می شود:

$$\Delta p_{2VSC} < \Delta p_{2VCSC} < \Delta p_{2CSC} \quad (15)$$

۳-۲- تلفات کلیدزنی کلیدهای قدرت (Δp_3)

فرآیند کلیدزنی یک IGBT در شکل ۳ آورده شده است. در لحظه وصل جریان کلید بعد از طی زمان صعود t_{ri} به مقدار I_{sw} و ولتاژ کلید بعد از طی زمان نزول t_{fv} به مقدار V_{sw} می رسد. در لحظه قطع عکس این فرآیند اتفاق می افتد.



شکل ۳: شکل موج های ولتاژ و جریان IGBT در یک فرآیند کلیدزنی

با توجه به شکل موج های ولتاژ و جریان IGBT در لحظات وصل و قطع مقدار متوسط تلفات کلیدزنی از رابطه ۱۶ به دست می آید [۱۳]:

$$\begin{aligned} \Delta p_3 &= \frac{1}{2} v_{sw} i_{sw} (t_{c,on} + t_{c,off}) f_{sw} \\ &\xrightarrow{\frac{1}{2}(t_{c,on} + t_{c,off}) = cte \cdot k} \Delta p_3 = k v_{sw} i_{sw} f_{sw} \end{aligned} \quad (16)$$

در این رابطه $t_{c,off} = t_{rv} + t_{fi}$ و $t_{c,on} = t_{ri} + t_{fv}$ و فرکانس کلیدزنی f_{sw} است. با در نظر گرفتن شکل (۱-الف) و با فرض ثابت بودن k و ولتاژ مؤثر در همه کلیدهای IGBT (v_{sw1rms})، تلفات کلیدزنی در CSC سه برابر این تلفات در هر بازو است و به صورت زیر محاسبه می شود:

$$\begin{aligned} \Delta p_{3CSC} &= 3\Delta p_{3CSC(per\ am)} = 3k v_{sw\ 1rms} f_{sw\ 1} (i'_{1rms} + i'_{2rms}) \\ &= 3k v_{sw\ 1rms} f_{sw\ 1} i'_{rms} \\ &= 3k v_{sw\ 1rms} f_{sw\ 1} \left(\sqrt{I_{1rms}^2 + I_{2rms}^2 + I_{3rms}^2 + \dots} \right) \end{aligned} \quad (17)$$

سه وضعیت جبران‌سازی به ترتیب با عناوین طرح ۱، طرح ۲ و طرح ۳ یاد می‌شوند. این طرح‌ها در شکل ۱ معرفی شده‌اند. فرکانس تفکیک در حالت سوم ۳۷۰ هرتز در نظر گرفته شده‌است. به این معنا که در فرکانس اصلی ۵۰ هرتز مولفه‌های بزرگ‌تر از مرتبه هفتم به VSC و بقیه به CSC اعمال می‌شوند. با تعیین فرکانس تفکیک همه اجزای فیلتر بر اساس روند طراحی انجام شده در [۱۱] تعیین می‌شوند. در این طراحی، براساس مدار معادل بخش CSC و بخش VSC، محدوده‌های مجاز برای اندوکتانس‌ها تعیین می‌شود. نهایتاً، انتخاب به‌گونه‌ای است که THD جریان شبکه برای هر سه ساختار حدود ۳٪ باشد تا مقایسه در شرایط یکسان انجام شود. به این ترتیب مقادیر اندوکتانس خروجی فیلتر در سه ساختار که نقش اصلی در میزان THD جریان شبکه دارند، مطابق با مقادیر ارائه شده در جدول ۱ است.

شکل‌های (۶-الف) و (۶-ب) مجذور مقدار مؤثر جریان اندوکتور AC در طرح ۱ و طرح ۲ را نشان می‌دهند که معادل ۱۰ آمپر است. (انتظار هم این بود که با هم برابر باشند چون مقادیر جریان بار و شبکه یکسان است و طبیعتاً جریان تزریقی جبران‌کننده‌ها یکسان می‌شود) طبق روابط ۱ و ۲:

$$\Delta p_{1CSC} = 3R_{L1}i_{rms}^2 = 3R_{L1} \times 10 = 30R_{L1} \quad (23)$$

$$\Delta p_{1VSC} = 3R_{L2}i_{rms}^2 = 3R_{L2} \times 10 = 30R_{L2} \quad (24)$$

همچنین طبق شکل (۶-ج) مجذور مقدار مؤثر جریان اندوکتور AC در بخش CSC طرح ۳ معادل ۷ آمپر و در بخش VSC معادل ۳ آمپر است و طبق رابطه ۵ نتیجه می‌شود:

$$\Delta p_{1VCSC} = 3R_{L1}i_{L1rms}^2 + 3R_{L2}i_{L2rms}^2 = 21R_{L1} + 9R_{L2} \quad (25)$$

شکل (۷-الف) را نشان می‌دهد که معادل ۲۰ آمپر است. همچنین طبق شکل (۷-ب)، مقدار i_{L1rms}^2 برابر ۶ آمپر است. به این ترتیب مطابق روابط ۱۰، ۱۱ و ۱۴ خواهیم داشت:

$$\Delta P_{2CSC} = 3r_1i_{rms}^2 = 60r_1 \quad (26)$$

$$\Delta P_{2VSC} = 3r_2i_{rms}^2 = 30r_2 \quad (27)$$

$$\Delta P_{2VCSC} = 3r_1i_{L1rms}^2 + 3r_2i_{L2rms}^2 = 36r_1 + 9r_2 \quad (28)$$

مقدار مؤثر ولتاژ IGBT در طرح ۱ (v_{sw1rms}) در شکل (۸-الف) آورده شده که ۸۰۰ ولت است. به این ترتیب تلفات کلیدزنی در طرح ۱ طبق رابطه ۱۷ برابر است با:

$$\Delta p_{3CSC} = 3k v_{sw1rms} f_{sw} i_{rms}^2 = 3k \times 800 \times f_{sw1} \times \sqrt{20} = 10733k f_{sw1} \quad (29)$$

با توجه به شکل (۸-ب)، مقدار مؤثر ولتاژ IGBT در طرح ۲ (v_{sw2rms}) 200 ولت است. طبق رابطه ۱۸ تلفات کلیدزنی در این طرح معادل رابطه ۳۰ می‌شود.

در ساختار یک پارچه، تلفات بخش DC فقط در اندوکتور DC بخش CSC وجود دارد. با فرض R'_{Ldc} به عنوان مقاومت و $i'_{Ldc rms}$ به عنوان مقدار مؤثر جریان اندوکتور رابطه زیر برقرار می‌باشد:


$$\Delta p_{4VCSC} = R'_{Ldc} i_{Ldc rms}^2 \quad (21)$$

با توجه به اینکه در بخش CSC ساختار یک پارچه، مبدل در فرکانس کم کار می‌کند، لذا اندوکتانس آن کاهش می‌یابد [۱۰]. در نتیجه تعداد دور و البته مقاومت آن کاهش می‌یابد یعنی $R'_{Ldc} < R_{Ldc}$. از طرف دیگر چون در ساختار یک پارچه، CSC بخشی از جریان جبران‌کننده را تأمین می‌کند، لذا جریان عبوری از اندوکتور نیز کاهش می‌یابد. به این ترتیب می‌توان نتیجه گرفت:

$$\Delta p_{4VSC} < \Delta p_{4VCSC} < \Delta p_{4CSC} \quad (22)$$




۳- نتایج شبیه‌سازی

به منظور بررسی و مقایسه عددی تلفات در سه نوع فیلتر معرفی شده و براساس روابط به دست آمده در بخش ۲، سیستم مورد مطالعه شکل ۴ در نظر گرفته می‌شود. در این سیستم یک یکسو کننده سه فاز دیودی به عنوان بار و منبع هارمونیک در نظر گرفته شده‌است. جبران‌کننده یک فیلتر فعال است که می‌تواند هریک از ساختارهای سه‌گانه معرفی شده در بخش ۲ باشد. همچنین، با فرض آنکه زمان بندی پالس‌های مثبت و منفی اعمالی به کانورتور کاملاً یکسان هستند، لذا هارمونیک‌های زوج تولید نمی‌شوند.



شکل ۴: نمایش تک خطی سیستم مورد مطالعه

مشخصات این سیستم در جدول ۱ معرفی شده‌است. مقاومت‌های مان‌ها براساس مقادیر نامی آنها از سایت‌های معتبری مثل Mouser.com و Farnell.com مورد بررسی قرار گرفته و طوری انتخاب شده‌اند تا به واقعیت نزدیک‌تر باشند. شکل ۵ شکل موج‌های جریان بار و جریان منبع (شبکه) پس از جبران را در فاز A به‌طور همزمان، جریان مرجع کل و دامنه مولفه‌های هارمونیک‌های مرجع و جریان منبع را نشان می‌دهد. در وضعیت اول فیلتر فعال مبتنی بر مبدل منبع جریان (CSC-APF) در مدار قرار داده می‌شود. در وضعیت دوم فیلتر فعال مبتنی بر مبدل منبع ولتاژ (VSC-APF) مورد استفاده قرار می‌گیرد و بالاخره در وضعیت سوم فیلتر فعال مبتنی بر ساختار یک پارچه (VCSC-APF) جبران‌سازی هارمونیک‌ها را انجام می‌دهد. این



شکل ۵: الف) جریان بار (مشکی) و جریان منبع (شبکه) پس از جبران (قرمز) در فاز A به طور همزمان ب) جریان مرجع کل و دامنه مولفه‌های هارمونیک جریانی مرجع و ج) دامنه مولفه‌های هارمونیک جریانی منبع

مقدار مؤثر جریان اندوکتور DC در طرح‌های ۱ و ۳ به ترتیب ۸ و ۵ آمپر هستند. بنابراین طبق روابط ۲۰ و ۲۱ مقدار تلفات بخش DC به صورت رابطه زیر است:

$$\Delta p_{ACSC} = R_{Ldc} i_{Ldc_{ms}}^2 = 64 R_{Ldc} \quad (32)$$

$$\Delta p_{WCSC} = R'_{Ldc} i_{Ldc_{ms}}^2 = 25 R'_{Ldc} \quad (33)$$

حال با توجه به مقادیر جدول ۱، تلفات در چهار بخش محاسبه و در جدول ۲ آورده شده است. طبق نتایج ارائه شده در جدول ۲، تلفات فیلتر


$$\Delta p_{3VSC} = 3k v_{sw2} f_{sw2} i_{ms} = 3k \times 200 \times f_{sw2} \times \sqrt{10} = 1897k f_{sw2} \quad (30)$$

همچنین طبق شکل (۷-ج)، مقدار مؤثر ولتاژ IGBT در بخش‌های CSC و VSC طرح ۳، ۲۰۰ ولت است و مطابق رابطه ۱۹، رابطه ۳۱ حاصل می‌شود.

$$\begin{aligned} \Delta p_{3VSC} &= 3k v'_{sw1ms} f_{sw1} i'_{L1ms} + 3k v'_{sw2ms} f_{sw2} i_{L2ms} \\ &= 3k \times 200 \times f'_{sw1} \times \sqrt{6} + 3k \times 200 \times f_{sw2} \times \sqrt{3} \\ &= 3k (490f'_{sw1} + 346f_{sw2}) \end{aligned} \quad (31)$$



جدول ۱: مشخصات سیستم مورد مطالعه

	مقدار	کمیت
مشخصات شبکه	۱۴۱	فازی V_{B1} (V)
	۲۵	$I_{s_{rat}}$ (A)
	۵۰	F (Hz)
	۰/۱	R_1 (Ω)
	۰/۱	L_1 (mH)
	۰/۱	R_2 (Ω)
	۳	L_2 (mH)
	۱۰	R (Ω)
	۱۰	L (mH)
	مشخصات بخش منابع	۸
۰/۱۲		R_{L1} (Ω)
۳		L_2 (mH)
۰/۰۴۵		R_{L2} (Ω)
۵		L'_1 (mH)
۰/۰۹۱		R'_{L1} (Ω)
۱		L'_2 (mH)
۰/۰۲۷		R'_{L2} (Ω)
۱		k (μ s)
۱/۵		R_{Ldc} (Ω)
۱		R'_{Ldc} (Ω)
۳		$f_{sw1} = f_{sw2}$ (kHz)
۱/۴		f'_{sw1} (kHz)
۳	f'_{sw2} (kHz)	
۴۰	r_1 (m Ω)	
۳۰	r'_1 (m Ω)	
۲۰	r_2 (m Ω)	
۱۰	r'_2 (m Ω)	



(الف)

فیلتر در بدترین حالت یعنی طرح ۱ تنها ۲/۹ درصد توان اکتیو بار است. بنابراین در شبیه‌سازی انجام‌شده تلفات جبران‌کننده در هر سه ساختار غیرمنطقی و به دور از واقعیت نیست.




شکل ۷: شکل موج‌های: الف) i_{rms}^2 و ب) i_{L1rms}^2

چون افزایش حجم سخت افزار به خصوص در فرکانس‌های کلیدزنی بالا سبب اتلاف توان می‌شود، شبیه‌سازی در پنج حالت فرکانس کلیدزنی به صورت زیر تکرار شده‌است:


- حالت ۱: $f_{sw1} = f_{sw2} = 3 \text{ kHz}$, $f_{sw1} = 1.4 \text{ kHz}$, $f_{sw2} = 3 \text{ kHz}$
- حالت ۲: $f_{sw1} = f_{sw2} = 5 \text{ kHz}$, $f_{sw1} = 2 \text{ kHz}$, $f_{sw2} = 5 \text{ kHz}$
- حالت ۳: $f_{sw1} = f_{sw2} = 6 \text{ kHz}$, $f_{sw1} = 3 \text{ kHz}$, $f_{sw2} = 6 \text{ kHz}$
- حالت ۴: $f_{sw1} = f_{sw2} = 8 \text{ kHz}$, $f_{sw1} = 5 \text{ kHz}$, $f_{sw2} = 8 \text{ kHz}$
- حالت ۵: $f_{sw1} = f_{sw2} = 10 \text{ kHz}$, $f_{sw1} = 7 \text{ kHz}$, $f_{sw2} = 10 \text{ kHz}$

نتیجه این شبیه‌سازی صرفاً در مورد تلفات کلیدزنی (ΔP_3) در نمودار شکل ۱۰ آورده شده‌است. ملاحظه می‌شود که با افزایش فرکانس کلیدزنی نه تنها میزان تلفات این بخش یعنی (ΔP_3) در هر سه طرح افزایش می‌یابد، بلکه این افزایش در طرح ترکیبی طوری است که تلفات


فعال مبتنی بر میدل CSC (طرح ۱) بیشترین مقدار و تلفات فیلتر فعال مبتنی بر میدل VSC (طرح ۲) کمترین مقدار بوده و ساختار یک پارچه از نظر تلفات عملکرد بسیار بهتری نسبت به ساختار CSC-APF دارد. ملاحظه می‌شود که در طرح ۳ تلفات به طرح ۲ نزدیک شده‌است به طوری که در یک مورد یعنی Δp_3 حتی میزان تلفات کمتر نیز شده‌است. تلفات بخش DC باعث ایجاد این اختلاف شده‌است.




(الف)



(ب)



(ج)



(ج)




شکل ۶: مجذور مقدار مؤثر جریان اندوکتور AC در: الف) طرح ۱، ب) طرح ۲ و ج) طرح ۳

جدول ۲- نتایج تجزیه و تحلیل تلفات

	$\Delta p_1 (W)$	$\Delta p_2 (W)$	$\Delta p_3 (W)$	$\Delta p_4 (W)$	Total (W)
طرح ۱	۳/۶	۲/۴	۳۲	۹۶	۱۳۴
طرح ۲	۱/۳۵	۰/۶	۶	۰	۷/۹۵
طرح ۳	۲/۱۵۴	۱/۱۷	۵	۲۵	۳۳/۳۲۴

در سیستم مورد مطالعه توان اکتیو و راکتیو بار به ترتیب ۴/۵۷ کیلووات و ۱/۷۵ کیلووار است. شکل ۹ نشان می‌دهد که تلفات در سه طرح چه درصدی از توان بار است. این درصدها نشان می‌دهند که تلفات

در تلفات کل دارد. برای مثال چنانچه فرکانس تفکیک ۲۷۰ هرتز در نظر گرفته شود، تلفات ساختار یک پارچه احتمالاً کاهش بیشتری هم نشان دهد. البته این نتیجه گیری نمی تواند به طور قطع بیان شود به این علت که در شبیه سازی بحثی از هارمونیک های فرکانس بالای ولتاژ VSC و یا محدود سازی جریان خطا که از مزایای ساختار پیشنهادی است، نشده است. بهرحال، تعیین فرکانس تفکیک و سهم مبدل ها براساس معیار یا معیارهای از پیش تعیین شده ای در واحدی به نام RCAU تعیین می شود [۱۱]. بنابراین می توان تلفات فیلتر را به عنوان یک معیار در این واحد لحاظ کرد. پس می توان انتظار داشت که با اعمال شرایط ذکر شده طرح فیلتر فعال یک پارچه پیشنهادی در مرجع [۱۰] کمترین تلفات را نیز داشته باشد. نکته مهمی که باید تاکید شود این است که تلفات در ساختار پیشنهادی تحت هر شرایطی از ساختار مبتنی بر CSC کمتر است. یعنی در ساختار یک پارچه جبران کننده هم از CSC و هم از VSC بهره می برد ضمن اینکه بزرگ ترین عیب CSC یعنی تلفات، تعدیل شده است.



آن از حالت سه به بعد بیشتر از تلفات طرح VSC شده است. بنابراین در فرکانس های کلیدزنی زیاد تلفات در طرح پیشنهادی می تواند یک محدودیت محسوب شود.

برای اطمینان از نتایج ارائه شده در جدول ۲، شبیه سازی در یک نقطه کار دیگر بار تکرار می شود. برای این منظور توان اکتیو به نصف مقدار نامی کاهش یابد. جدول ۳ نتایج محاسبات تلفات را در این شرایط نشان می دهد.

جدول ۳- نتایج تجزیه و تحلیل تلفات در شرایط نصف توان اکتیو بار

	$\Delta p_1 (W)$	$\Delta p_2 (W)$	$\Delta p_3 (W)$	$\Delta p_4 (W)$	Total (W)
طرح ۱	۲	۰/۷	۱۰/۸	۳۷/۵	۵۱
طرح ۲	۰/۸	۰/۴	۴/۲	۰	۵/۴
طرح ۳	۱/۱	۰/۲	۲/۱	۹	۱۲/۴

مطابق جدول مشاهده می شود که همچنان تلفات در طرح ۱ بیشترین مقدار و در طرح ۲ و ۳ نزدیک به هم هستند. بیشتر بودن تلفات فیلتر فعال مبتنی بر CSC نسبت به نوع VSC نتیجه ای است که با نتایج آزمایشگاهی ارائه شده در مقالات معتبری نظیر مرجع [۹] هم خوانی دارد. همچنین ملاحظه می شود که در این شرایط علاوه بر تلفات ΔP_3 تلفات ΔP_2 نیز در طرح ۳ کمتر از این تلفات در طرح ۲ شده است. دلیل این مسئله به رابطه ۱۴ برمی گردد. در هر نقطه کار میزان کاهش عبارت $I_{L_{2ms}(k+1)}^2 + I_{L_{2ms}(k+2)}^2 + \dots$ و $I_{L_{1ms1}}^2 + I_{L_{1ms2}}^2 + \dots + I_{L_{1msk}}^2$ کاهش ΔP_2 تأثیر مستقیم دارد.

به کارگیری اندوکتورهای نسل جدید که مبتنی بر تکنولوژی ابرسانا هستند باعث کاهش قابل ملاحظه تلفات بخش DC می شود. همچنین استفاده از کلیدهای قدرت با قابلیت مسدود کردن ولتاژ معکوس نیاز به استفاده از دیود سری را برطرف می کند. بنابراین تلفات هدایت نیز کاهش می یابد. از طرف دیگر در محاسبه تلفات هدایت در ساختار VSC-APF از تلفات دیودهای موازی با IGBT صرف نظر شده است. همچنین فرض شده است که فیلتر پسیو خروجی یک فیلتر مرتبه اول اندوکتوری است. اگر فیلتر مذکور یک فیلتر LCL باشد، اگرچه به علت خاصیت جبران سازی مناسب، امکان کاهش فرکانس کلیدزنی و کاهش ولتاژ پیوند DC وجود دارد، اما باید توجه شود که در سمت dc ساختار VSC مشکل تلفات وجود ندارد. همچنین به دلیل وجود خازن، جریان کلیدها دیگر معادل با جریان خروجی فیلتر نیست (دقیقاً مشابه وضعیتی که در CSC و استفاده از فیلتر پسیو LC وجود دارد). این مسئله تلفات هدایت و کلیدزنی نیمه هادی های استفاده شده در VSC را تحت تأثیر قرار می دهد. به علاوه LCL در مقایسه با L به دلیل استفاده از دو اندوکتور، تلفات و البته هزینه بیشتری دارد. پس این امکان وجود دارد که تلفات ساختار مبتنی بر VSC از عدد به دست آمده بیشتر شود. ضمن این که تلفات بخش DC می تواند کاهش یابد.


نکته مهم دیگر نقش فرکانس تفکیک (f_{sp}) در میزان تلفات طرح فیلتر فعال یک پارچه است. فرکانس تفکیک کمتر به معنی کم تر شدن نقش CSC در فیلتر است. در این شرایط تلفات بخش CSC تأثیر کمتری

مقاله بر مبنای آنالیز تلفات و به طور دقیق این نتیجه را ارائه می‌کند. نتایج شبیه‌سازی در یک فرکانس کلیدزنی خاص و در شرایط نامی نشان می‌دهد که میزان تلفات در فیلتر پیشنهادی کمتر از تلفات در فیلتر مبتنی بر CSC و نزدیک به تلفات در طرح مبتنی بر VSC است. در این آزمایش تلفات کلیدزنی در طرح ترکیبی کمترین مقدار را دارد. بررسی نتایج در چهار فرکانس کلیدزنی دیگر نشان داده‌است که با افزایش فرکانس‌های کلیدزنی تلفات کلیدزنی در طرح ترکیبی از این تلفات در طرح VSC بیشتر شده‌است. این مسئله نشان می‌دهد که فرکانس‌های کلیدزنی زیاد تلفات در طرح ترکیبی باید مورد توجه قرار بگیرد. نتایج شبیه‌سازی در شرایط نصف بار نامی نشان می‌دهند که همچنان تلفات در طرح ۱ بیشترین مقدار و در طرح ۲ و ۳ نزدیک به هم هستند. اما در این شرایط علاوه بر تلفات کلیدزنی تلفات بخش ΔP_2 نیز در طرح ۳ کمتر از این تلفات در طرح ۲ شده‌است.


نحوه تقسیم جریان مرجع تأثیر مستقیم در میزان تلفات طرح ترکیبی دارد و در حقیقت، مقدار سهم CSC و VSC میزان کلی تلفات را تغییر می‌دهد. به هر حال نتیجه قطعی از تجزیه و تحلیل تلفات این است که در فیلتری که هم از مزایای CSC و هم از مزایای VSC بهره می‌برد، تلفات آن با فیلتر مبتنی بر یک نوع مبدل یا برابری می‌کند و یا کمتر است. بنابراین در ساختار یک پارچه VCSC بحث تلفات یک نگرانی و عیب محسوب نمی‌شود. پیشرفت‌های ایجاد شده در زمینه کاهش تلفات مبدل منبع جریان منجر به کاهش تلفات کل در فیلتر VCSC خواهد شد و امکان کاهش تلفات این طرح نسبت به طرح VSC را بیشتر می‌کند.

مراجع


- [1] A. Zafari, M. Jazaeri, "STATCOM systems in distribution and transmission system applications: a review of power-stage topologies and control methods", International Transactions on Electrical Energy Systems, Vol.26, No.2, pp. 323-346, Feb. 2016.
- [2] M. P. Aguirre, L. Calvino, M. I. Vallo, "Multilevel Current-Source Inverter With FPGA Control", IEEE Transactions on Industrial Electronics, Vol. 60, Issue.1, pp.3-10, 23, Jan. 2012.
- [3] H. F. Bilgin, M. Ermis, "Design and Implementation of a Current-Source Converter for Use in Industry Applications of D-STATCOM", IEEE Transactions on Power Electronics, Vol. 25, No. 8, pp. 1943 - 1957, Aug. 2010.
- [4] H. F. Bilgin, M. Ermis, "Current source converter based STATCOM: Operating principles, design and field performance", Electric Power Systems Research, Vol. 81, No. 2, pp. 478-487, Feb. 2011.
- [5] سعید سعیدآبادی، امین اشرف گندمی، سید حسین حسینی، مهرا ن صباچی، "اینورتر جدید چند سطحی سه فاز هیبریدی بهبود یافته"، مجله مهندسی برق دانشگاه تبریز، دوره ۴۷، شماره ۲، شماره پیاپی ۸۱، تابستان ۱۳۹۶، صفحه ۵۶۹-۵۵۱
- [6] S. Bernet, R. Teichmann, A. Zuckerberger, P. K. Steimer, "Comparison of High-Power IGBT's and GTO's for High-Power Inverters", IEEE Transactions on Industrial Application, Vol. 35, No. 2, March/April 1999.
- [7] Yang Ye, M. Kazerani and V. H. Quintana, "Current-Source Converter Based STATCOM: Modeling and Control", IEEE Transactions on Power Delivery, Vol. 20, No. 2, April 2005.



شکل ۸: مقدار مؤثر ولتاژ IGBT در الف) طرح ۱، ب) طرح ۲ و ج) طرح ۳



شکل ۹: تلفات در سه طرح به صورت درصدی از توان بار



شکل ۱۰: تلفات کلیدزنی در پنج فرکانس کلیدزنی مختلف

۴- نتیجه گیری

تلفات در مبدل‌ها می‌تواند یکی از معیارهای مهم عملکردی در انتخاب و به کارگیری یک فیلتر فعال هارمونیک باشد که تأثیر آن بر ملاحظات فنی و نیز اقتصادی هر طرح جبران‌سازی انکارناپذیر است. در این مقاله با تمرکز بر جنبه‌های فنی بحث تلفات، دو نوع فیلتر سنتی VSC و CSC و یک نوع فیلتر یک پارچه VCSC مورد تجزیه و تحلیل قرار گرفته و با هم مقایسه شده‌اند. در ابتدا و بر اساس فرضیه تقسیم قدرت فیلتر بین مبدل‌ها و کاهش مقادیر المان‌ها، یک نتیجه ضمنی مبنی بر کاهش تلفات در طرح ترکیبی پیشنهادی مطرح بود. اینک این

- [11] A. Zafari, M. Jazaeri, "Conceptual design of an efficient unified shunt active power filter based on voltage and current source converters", ENERGY, Vol. 119, pp. 911-925, January 2017.
- [12] سعید سعیدآبادی، امین اشرف گندمی، سید حسین حسینی، مهرا ن صباحی، "یک اینورتر چندسطحی سه فاز بهبودیافته با منابع ولتاژ برابر"، مجله مهندسی برق دانشگاه تبریز، دوره ۴۷، شماره ۳، شماره پیاپی ۸۱، پاییز ۱۳۹۶، صفحه ۱۰۹۷-۱۰۸۳
- [13] S. George, Perantzakis, A. Christos Christodoulou, E. Kostas Anagnostou, N. Stefanos Manias, "Comparison of power losses, current and voltage stresses of semiconductors in voltage source transformerless multilevel inverters", IET Power Electronics, Vol. 7, Iss. 11, pp. 2743-2757, Nov. 2014.
- [8] L. Benchaita, S. Saadate, A. Salemnia, "A Comparison of Voltage Source and Current Source Shunt Active Filter by Simulation and Experimentation", IEEE Transactions on Power Systems, Vol. 14, No. 2, May 1999.
- [9] M. Routimo, M. Salo, and H. Tuusa, "Comparison of Voltage-Source and Current-Source Shunt Active Power Filters", IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 22, NO. 2, MARCH 2007.
- [10] A. Zafari, M. Jazaeri, "A novel structure of hybrid active power filter based on voltage-current source converter (VCSC-HAPF)", International Transactions on Electrical Energy Systems, DOI 10.1002/etep.2299, 2016.

زیر نویس ها

⁴ Insulated Gate Bipolar Transistor

⁵ Insulated Gate Commutated Thyristor

⁶ Reverse blocking voltage

¹ Voltage Source Converter

² Current Source Converter

³ Gate Turn off