ارائه مسیریاب چهاردرگاهی بدون انسداد در شبکههای نوری روی تراشه تلفیقی جهت کاهش پارامتر اتلاف

سمیه خروش^۱، دانشجوی دکتری؛ میدیا رشادی^۲، استادیار؛ احمد خادم زاده^۳، استاد؛ اکرم رضا^۴، استادیار ۱- گروه مهندسی کامپیوتر – دانشگاه آزاد اسلامی واحد علوم و تحقیقات – تهران – ایران – ایران – s.khoroush@srbiau.ac.ir ۲- گروه مهندسی کامپیوتر – دانشگاه آزاد اسلامی واحد علوم و تحقیقات – تهران – ایران – ایران – reshadi@srbiau.ac.ir ۳- مرکز تحقیقات مخابرات ایران – ITRC – تهران – ایران – ایران – مرکز تحقیقات مدیر می واحد شهر قدس – تهران ایران – a.reza@qodsiau.ac.ir

چکیده: با محدود بودن توان مصرفی برروی تراشه برای دستیابی به کارآیی بالا و توان مصرفی کم در یک تراشه، معماری چند پردازندهای ارائه شد. در این معماری بیشتر توان مصرفی به اتصالات روی تراشه تعلق دارد قابلیت اتصالات نوری برای کاهش توان مصرفی و افزایش کارآیی، معماری جدیدی با عنوان شبکه نوری روی تراشه پیشنهاد می کند که قادر است از مزایای سیگنالها و عناصر نوری برای انتقال داده استفاده کند. در این مقاله یک مسیریاب نوری ۴×۴ بدون انسداد معرفی شده است که هدف آن بهبود پارامترهای لایه ی فیریکی در نتیجه افزایش پارامترهای کارایی شرای ی معماری جدیدی با عنوان شبکه نوری روی تراشه پیشنهاد می کند که قادر است از مزایای سیگنالها و عناصر نوری برای انتقال داده استفاده کند. در این مقاله یک مسیریاب نوری ۴×۴ بدون انسداد معرفی شده است که هدف آن بهبود پارامترهای لایه ی فیریکی در نتیجه افزایش پارامترهای کارایی شبکههای نوری است. مسیریاب پیشنهادی با سه مسیریاب اورجینال، مسیرمستقیم و متقارن از نظر اتلاف سیگنال نوری و توان مصرفی مقایسه شده است. کارایی شبکههای نوری است. مسیریاب پیشنهادی با سه مسیریاب اورجینال، مسیرمستقیم و متقارن از نظر اتلاف سیگنال نوری و توان مصرفی معرفی مایی بالای سیریاب پیشنهادی در مقایسه با مسیریاب کارایی شبکههای نوری است. مسیریاب پیشنهادی با سه مسیریاب اورجینال، مسیرمستقیم و متقارن از نظر اتلاف سیگنال نوری و توان مصرفی اورجینال برای چهار کاربرد ۲۲۵۰ کردند. مقایسه با سه مسیریاب دری ۲۵٫۰۲٪، ۲۵/۲۲٪، ۲۲/۲۶٪، ۲۲/۲۶٪، ۲۵/۲۶٪، ۲۵/۲۰٪، و ۲۰/۲۰٪، بهبود است. نتایج شیسازی نشان می دهد مسیریاب ارائه شده در مقایسه با سه مسیریاب دیگر سبب کاهش اتلاف سیگنال نوری و توان مصرفی در شبکه نوری روی تراشه، می شود، که ارزیابی مسیریاب پیشنهادی با استفاده از شبیه از و کاره انجام میشود. و ازهمای کلیدی: شبکه نوری در می وی تراشه، در مقایسه با سه مسیریاب دیگر سبب کاهش اتلاف سیگنال نوری و توان مصرفی در شبکه نوری روی تراشه، می شود، که ارزیابی مسیریاب پیشنهادی از شبیه از شبیه و انجام میشود. و ازههای کلیدی: شبکه نوری در می وی تراشه، می شود، که ارزیابی مسیریاب پیشنهادی از شبیا از شبیا کردی تراه می شود. و توانه، می مونی در می و توانه، معرفی در می می وی تراشه، می مود، که ارزیابی مسیریاب پیشنهادی با استفاده از شبیه از شبیهها انجام می می ود. و توانه، می وی در سی م

Four-port non-blocking switch for reducing insertion loss in hybrid photonic networks-on-chip

Somayeh Khoroush¹, PhD Student; Midia Reshadi², Assistant Professor; Ahmad Khademzadeh³, Professor; Akram Reza⁴, Assistant

Professor

1- Department of Computer Engineering, Science and Research Branch Islamic Azad University, Tehran, Iran, Email: s.khoroush@srbiau.ac.ir

2- Department of Computer Engineering, Science and Research Branch Islamic Azad University, Tehran, Iran, Email: reshadi@srbiau.ac.ir

3- Iran Telecommunication Research Center, ITRC, Tehran, Iran, Email: zadeh@itrc.ac.ir

4- Department of Computer Engineering, Shahr-e-Qods Branch Islamic Azad University, Tehran, Iran, Email: a.reza@qodsiau.ac.ir

Abstract: A multi-processor architecture was proposed to address power consumption limitations in chips in order to increase performance and lower power consumption. In this architecture, the highest power consumption comes from the chip connections. Optical connections can reduce power consumption and increase performance via a new architecture called photonic network-on-chips, which are capable of utilizing the benefits of optical signals and elements for data transfer. This paper proposes a 4×4, non-blocking photonic switch to improve physical layer parameters by increasing photonic network performance. The insertion loss and energy dissipation of the proposed switch were compared to three switches: Original, StraightPath, and Symmetric switches. The results indicated that, in a mesh topology, the proposed switch reduced loss for the GTC, Cactus, Tornado, and MADbench by 28.22, 24.46, 28.72, and 29.20%, respectively, when compared to the Original switch. According to PhoenixSim simulation results, the proposed switch reduced insertion loss and energy dissipation in photonic network-on-chips when compared to the three comparison switches.

Keywords: Photonic network-on-chip, switch, insertion loss, energy dissipation.

تاریخ ارسال مقاله: ۱۳۹۷/۱۹/۱۸ تاریخ اصلاح مقاله: ۱۳۹۷/۱۲/۱۹ تاریخ پذیرش مقاله: ۱۳۹۸/۰۳/۰۸ نام نویسنده مسئول: میدیا رشادی نشانی نویسنده مسئول: گروه مهندسی کامپیوتر- دانشگاه آزاد اسلامی واحد علوم و تحقیقات – تهران- ایران.

۱– مقدمه

با پیشرفت روز افزون تکنولوژی ساخت مدارات مجتمع، تعداد هسته های پردازشی و واحدهای وابسته به آن نیز افزایش خواهد یافت. بدین ترتیب، با توجه به عدم مقیاس پذیری گذرگاههای اشتراکی و افزایش حجم و پیچیـدگی الگوهـای ارتبـاطی درون تراشـه كـه نتیجهی افزایش پیچیدگی برنامههای کاربردی است، استفاده از یک زیرساخت ارتباطی مناسب درون تـراشهای لازم است. بنابراین شـبکه روی تراشـه به عنوان یک بستر ارتباطی مقیاس پذیر پیشنهاد شده است [۱، ۲]. هر چند استفاده از شبکههای روی تراشه در معماریهای چندپردازندهای موجب بهبود پهنای باند می شود، اما اتصالات الکتریکی برای انتقال اطلاعات در سطح تراشه دارای محدودیتهایی از قبیل، تأخیر در سیمهای الکتریکی، افزایش توان مصرفی متناسب با پهنای باند، نویز همشنوایی و تداخل الکترومغناطیسی است [۴ – ۲]. انتقال اطلاعات توسط سیگنالهای نوری یک روش فیزیکی است که قادر است اكثر مشكلات مربوط به اتصالات الكتريكي را حل كند [۵]. در سالهای اخیر پیشرفتهای زیادی در زمینه ی ساخت عناصر نوری مبتنی بر سیلیکون در راستای پیادهسازی اتصالات نوری در سطح تراشه صورت پذیرفته است، به گونهای که امروزه می توان عناصر نوری را به صورت سلولهای کتابخانهای در فرآیند CMOS استاندارد بکار برد. بر این اساس، انتقال اطلاعات توسط سیگنالهای نوری به یک راه-حل عملي براي حل مشكلات اتصالات الكتريكي تبديل مي شود [۶]. سربار تبدیل سیگنالهای الکتریکی به نوری و بالعکس، اتلاف توان در انتقال سیگنال نوری تولید شده به درون تراشه و کارایی پایین عناصر سیلیکونی برای تولید سیگنال نوری از مهمترین مشکلات مطرح در زمینهی بکارگیری اتصالات نوری سیلیکونی در سطح تراشه می باشد [۷].

در این مقاله برای کاهش میزان اتلاف سیگنال نوری و توان مصرفی یک مسیریاب نوری ۴×۴ بدون انسداد با اتصالات کامل ارائه شده است. در طراحی مسیریاب ارائه شده کاهش تعداد ریزحلقه تشدیدگر روشن در مسیر عبور سیگنال نوری و خاموش بودن این عنصر در مسیر مستقیم سبب کاهش توان مصرفی و اتلاف شبکه نوری روی تراشه می گردد. استفاده از کاربردهای علمی واقعی، اندازه شبکه و پیام متفاوت در نتایج شبیه سازی نشان می دهد که مسیریاب ارائه شده در مقایسه با سه م سیریاب اورجینال، م سیرم ستقیم و متقارن باعث کاهش پارامترهای اتلاف، تاخیر و توان مصرفی و افزایش پهنای باند می گردد.

در بخش ۲ نحوه عملکرد تجهیزات نوری، تاثیر اتلاف بر مسیریاب^۱، همبندی و مسیریابهای ارائه شده در مقالات بررسی می گردد. در بخش ۳ مسیریاب پیشینهادی معرفی می شود. در بخش ۴ نتایج شبیه سازی برای مسیریاب پیشنهادی با استفاده از الگوهای ترافیکی و کاربردهای علمی در مقایسه با سه مسیریاب دیگر تحلیل می گردد و در نهایت بخش ۵ به نتیجه گیری اختصاص خواهد یافت.

۲- مروری بر شبکه نوری روی تراشه

از آنجا که شبکهی نوری روی تراشه به صورت یک لایهی اضافه از عناصر نوری و نوری- الکتریکی روی سطح سیلیکون ساخته می شود، نیاز به طراحی عناصر نوری با توان مصرفی و تأخیر کم و ابعاد فیزیکی کوچک است. علاوه براین، ساختار فیزیکی این عناصر باید با فرآیند ساخت CMOS سازگار باشد. منبع نور، موجبرهای^۲ نوری، تلفیق کنندههای نوری و آ شکار سازهای نوری از جمله عنا صر ا صلی در این فناوری به شمار میروند [۸، ۹]. موجبرها وظیفهی هدایت سیگنالهای نوری در سطح تراشه را بر عهده دارند. از نظر عملکرد ساختاری تفاوت نوری در موجبرها و فیبرهای نوری وجود ندارد. انتشار سیگنال نوری در موجبرها و فیبرهای نوری بر اساس اصل بازتابش کلی صورت میپذیرد، بر اساس این اصل نور در ناحیهی با ضریب شکست بالا متمرکز میشود. موجبرها و فیبرهای نوری در احیهی با ضریب شکست نیاز در ساخت دارای تفاوت هستند[۱۰ ۱۰].

در فناوری نوری امکان ارسال همزمان چندین سیگنال نوری روی طول موجهای مختلف در یک موجبر وجود دارد که به عنوان تسهیم تقسیم طول موج^۲ شـناخته میشـود. این موضـوع سـبب میشـود که چگالی پهنایباند (در هرواحد ناحیه مصرفی) یک اتصال افزایش یابد [۱۲].

مسیریابی بستههای نوری درون تراشه مستلزم مجتمعسازی عناصر راهگزینی نوری است. راهگزینی سیگنال نوری با استفاده از ریزحلقهتشدیدگر^۴ امکانپذیر میشود. ریزحلقه تشدیدگر یک موجبر انحنا یافته است که دارای یک طول موج تشدید میباشد. وقتی طول موج سیگنال عبوری از موجبر با طول موج تشدید ریزحلقه همپوشانی داشته باشد، سیگنال از روی موجبر برداشته شده به ریزحلقه منتقل می شود (وضعیت روشن). اما اگر طول موجها متفاوت باشند، سیگنال نوری به مسیر خود بر روی موجبر ادامه میدهد (وضعیت خاموش). عنصر راهگزینی پایه یک 2×1 PSE مبتنی بر ریزحلقه تشدیدگر است که در طراحی مسیریابهای نوری مورد استفاده قرار می گیرد. با توجه به شکل ۱ دو ساختار متفاوت متقاطع و موازی برای ساخت عنصر راه-گزینی پایه وجود دارد که هر دو ساختار از یک ریزحلقه و دو موجبر نوری تشکیل میشوند. تفاوت آنها در موقعیت موجبرها نسبت به یکدیگر است [۱۶–۱۳]. همبندی یکی از مهمترین زیرساختهای طراحی شبکه نوری روی تراشه است و نقش مهمی را در کارایی شبکه دارد. در [۳]، همبندی توری مدور^۵ نوری که ساختار متفاوتی از توری مدور الکتریکی داشت، بهعنوان اولین همبندی درشبکههای نوری معرفی شده است که این همبندی همانند همبندی توری مدور الکتریکی دارای تنوع مسیر بالایی است. در [۱۷]، همبندی توری مدور بدون بنبست ارائه شده است که با اختصاص دادن فقط دو نقطه دسترسی برای هر سطر و ستون از گرههای شبکه توری مدور ، سبب ایجاد یک شبکه بدون بن بست در مقایسه با همبندی توری مدور نوری شدند.



شکل۱ : عناصر نوری مسیریابی [۱۶–۱۴]

۲-۱- بررسی مسیریاب نوری

مسیریابهای نوری از اجزاء مهم در راهگزینی شبکههای نوری هستند، مسیریابها توسط اجزای پایه شبکه نوری نظیر PSEها و موجبرها طراحی می شوند. در طراحی مسیریاب ها از عناصر جدید طراحی نظیر تقاطع موجبر و خمیدگی موجبر استفاده می شود. در سالهای اخیر ساختارهای متفاوت از مسیریابهای نوری چهاردرگاهی [۱۹، ۲۰] و پنج درگاهی [۲۳–۲۱] و درگاههای بی شتر [۲۴]، برای کاربردهای همه منظوره و خاص منظوره ارائه شده است.

در [۱۹] اولین مسیریاب چهاردرگاهی در سال ۲۰۰۷ مطرح شد، که شامل هشت PSE تقاطعی، ۴ موجبر و ۴ تقاطع موجبر بود ساختار این مسیر یاب دارای مشکل انسداد بود که باعث کاهش کارایی مسیریاب می شد. به منظور حل مشکل انسداد در [۵] اولین مسیریاب ۴×۴ بدون انسـداد برای بالا بردن تعداد مسـير های داخلی درون مسیریاب ارائه شده است. این مسیریاب با عنوان اورجینال⁶نام گذاری شده است(شکل۲-الف)، که شامل هشت PSE تقاطعی، ۴ موجبر و ۴ خمیدگی موجبر است. در [۲۰] دو مسیریاب جدید را با نامهای م سیرم ستقیم^۷ و متقارن^۸معرفی کردند (شکل۲- ب و ج). م سیریاب مسیرمستقیم از ۴ موجبر و ۸ ریز حلقه تشدیدگر تشکیل شده و دارای ۸ خمیدگی موجبر است.

در [۱۸] یک همبندی توری^۱ ارائه شده است که از مسیریابهای ینج درگاهی (چهاردرگاه برای چهار جهت اصلی به اضافه یک درگاه گذرگاه ارتباط محلی) به منظور مسیریابی استفاده می کند. درواقع گذرگاه ارتباط محلی امکان ایجاد ارتباط بین م سیریاب نوری با ه سته پردازشی را فراهم میکند.

م سیریاب متقارن نیز از ۴ موجبر و ۸ ریز حلقه ت شدید گر ت شکیل شده ولی دارای ۸ تقاطع موجیر و ۴ خمیدگی موجیر است.

در [۲۵] یک م سیریاب نوری بدون انسداد برا ساس یک کراسبار بهبود یافته، در شـبکه نوری با همبندی توری ارائه شـده اسـت. برای بهبود [۲۵] در [۲۶] مسیرهایی که مبدا و مقصد یکسانی دا شتند از مسیریاب کراس بار بهبود یافته، حذف شد. این مسیریاب با تعداد nxn درگاه، شامل n²-n تا PSE تقاطعی، ۲n موج بر و n² تقاطع موجبر است.

در [۲۷]، یک همبندی توری سے بعدی و یک مسےریاب نوری بدون انسداد ۶×۶ در سال ۲۰۱۸ ارائه شده است. در این همبندی دو نوع مسیریاب نوری داخلی و عمودی معرفی شده است که مسیریاب نوری عمودی در لا یهی دوم قرار دارد و برای انتقال داده از لا یهی عمودی به لایههای دیگر مورد ا ستفاده قرار می گیرد. در این م سیریاب سخت افزار مصرفی و اتلاف سیگنال نوری کاهش یافته است. در [۲۸] همبندی توری و توری مدور سه بعدی در سال ۲۰۱۷ ارائه شده است. برای این همبندی یک مسیریاب ۷ × ۷ طراحی شده است که این مسیریاب دارای ۴۹ ریزحلقه تشدیدگر، ۱۴ موجبر و۷ درگاه است .در همبندی توری مدور سبه بعدی اولین و آخرین روتر نوری در سطر/ستون با استفاده از موجبر نوری به هم متصل شده است در لایهی دوم این همبندی هر روتر نوری به یک روتر نوری عمودی متصل است همبندي طراحي شده، تاخير و اتلاف را كاهش ميدهد.



۲-۲- اتلاف سیگنال نوری

در ارتباطات نوری به مقدار کاهش قدرت سیگنالی که در هنگام عبور از موجبر ايجاد مي گردد، اتلاف گفته مي شود. واحد اين پارامتر دسيبل اسـت. میزان اتلاف از طریق اندازهگیری میزان تضـعیف توان سـیگنال

گذرگاه ارتباط محلی تشکیل شده است. در این مسیریاب در دو مسیر شمال به شرق و جنوب به غرب از 2×1 PSE موازی استفاده شده است، به کار گیری PSE موازی در طراحی سبب کاهش تعداد تقاطع موجبر در نتیجه کاهش اتلاف در کل شبکه می شود. مسیریاب پیشنهادی دارای انسداد نمی باشد، یعنی هیچگاه دو مسیر با مبدا و مقصد متفاوت، رقابتی برای استفاده از یک ریزحلقه تشدیدگر و یک موجبر یکسان نخواهند داشت. این مسیریاب از دو عدد 2×2 PSE، دو عدد PSE ا 2×1متقاطع و دو عدد 2×1 PSE موازی تشکیل شده است و دارای ۸ تقاطع موجبر، ۸ ریز حلقه تشدیدگر و ۴ موجبر است که در شکل ۳-الف طرح و شکل ۳-ب عملکرد مسیریاب پیشنهادی برای هر مسیر نشان داده شده است به عنوان مثال برای حرکت از مسیر شمال به شـرق PSE شـماره ۴ روشـن اسـت و دیگر PSEها در حالت خاموش میباشند در این مسیریاب برای عبور سیگنال نوری از چهار مسیر مستقیم (شرق به غرب و بالعکس، جنوب به شمال و بالعکس) همهی PSEها در حالت خاموش قرار دارند. در جدول ۲ مسیریاب تمام متصل با سه مسیریاب اورجینال، مسیرمستقیم و متقارن از لحاظ تعداد تقاطع موجبر، خمیدگی موجبر و PSEها مقایسه شده است باتوجه به جدول ۲ فقط در طراحی مسیریاب تمام متصل از PSE 1×2 موازی استفاده شده است.

نوری زمانی که از شـــبکه عبور میکند بهدســت میآید. در جدول ۱ پارامترهای موثر بر اتلاف نشان داده میشود [۳۲–۲۹].

جدول ۱ : مقادیر پیش فرض پارامترهای موثر بر اتلاف

Parameter	Value	پارامتر
Propagation loss in silicon [30]	۱/Y dB/cm	اتلاف انتشار
Waveguide crossing [31]	・/ \ ۶ dB	تقاطع موجبر
Waveguide bend [30]	۰/۰۰۵	خمیدگی موجبر
	dB/90°	
Pass by a ring [32]	$\cdot / \cdot \cdot \Delta dB$	PSE در حالت خاموش
Drop into a ring [32]	•/Ŷ dB	PSE درحالت روشن

درمیان پارامترهای مذکور تقاطع موجبر و PSE در حالت روشین از اهمیت بیشتری برخوردار است [۲۹]. برای ارزیابی اتلاف سیگنال نوری در مسیریاب از معادله ۱ استفاده می شود. مقدار اتلاف موجبرها در واحد سانتیمتر ۱ ست و از آنجا که حداکثر سایز م سیریابهای نوری مذکور ۱۰۰ میکرومتر است [۳۳] و طول موجبرهای داخل مسیریاب در حد چند صد میکرومتر است، از این رو می توان از اتلاف موجبر صرف نظر کرد.

 $Router_{loss} = \sum (Propagation_{loss} + Waveguide crossing_{loss} + Waveguide bend_{loss} + Pass by a ring_{loss} + Drop into a ring_{loss})$ (1)

۳- مسیریاب پیشنهادی

در طراحی مسیریاب باید معیار اتلاف پایین، عدم انسداد، کارایی پهنای باند، توان مصرفی پایین و ناحیه مصرفی کم مورد توجه قرار گیرد. در یک مسیریاب هرچه تعداد تقاطع موجبر در مسیر حرکت سیگنال نوری کمتر باشد، اتلاف کمتر و کارایی پهنای باند بهتر را در شبکه خواهیم داشت. همچنین کاهش تعداد ریزحلقه تشدیدگر روشن در طول مسیر نور باعث کاهش توان مصرفی نوری سیستم می شود از طرف دیگر کاهش تعداد ریز حلقه تشدیدگر و موجبر در طراحی موجب کاهش ناحیه مصرفی کل می شود. یکی از ویژگیهای مهم در طراحی مسیریاب ریز حلقه تشدیدگر برای راه گزینی ا ستفاده کند، مسیریاب در صورتی دارای انسداد نمی باشد با این شرط که هر مسیر داخلی باید فقط از یک دارای انسداد نمی باشد با این شرط که هر مسیر داخلی باید فقط از یک ریز حلقه تشدیدگر برای راه گزینی ا ستفاده کند، مسیریاب در صورتی دارای انسداد نمی باشد و موجود داشته باشدد. یعنی دو سیگنال نوری برای نباید هم پوشانی وجود داشته باشد. یعنی دو سیگنال نوری برای ر سیدن به یک گذرگاه خروجی رقابت ندا شته با شند و هیچ گذرگاهی مهرزمان نباید ورودی و خروجی باشد [۳۴].

در این مقاله یک م سیریاب چهار در گاهی بدون ان سداد با نام تمام متصل^{۱۰} برای کاهش اتلاف شبکه ارائه شده است. مسیریاب پیشنهادی از چهار در گاه برای چهار جهت اصلی و یک در گاه برای ارتباط با



شکل ۳– الف: طرح مسیریاب تمام متصل ب: عملکرد مسیریاب تمام متصل

S

W

W

ا سه هست دار	متصل را	بر باب تمام	مقادسه مس	٠۲	10.20

		• •	,				• • •
PS	E 1×2	DEE 222		خمیدگی	تقاطع	ريزحلقه	
موازى	متقاطع	PSE 2×2	موجبر	موجبر	موجبر	تشديدگر	
-	۴	٢	۴	۴	۱۰	٨	اورجينال
-	٨	-	۴	۴	٨	٨	متقارن
-	۴	٢	۴	٨	١٢	٨	مسيرمستقيم
۲	٢	٢	۴	٨	٨	٨	تمام متصل

جدول ۳: پارامترهای تنظیم شده در شبیهساز

مقدار	پارامترهای شبیهساز
۲/۵ Gb/s	نرخ داده ورودی <i> اخ</i> روجی
۳۲ bits	پهناىباند كانال الكتريكى
۱۰۲۴ bits	اندازه پيام
۶۴ bits	اندازه بافر مسيرياب
18	تعداد كانال طول موج
١	تعداد هسته در هر کاشی



شکل۴: بیشینه اتلاف با رشد اندازه پیام براساس الگوی ترافیکی تصادفی

۴- نتایج تجربی

برای تحلیل طرح پیشنهادی از شبیه ساز PhoenixSim [۵۳، ۳۶] که در محیط ++OMT [۷۳، ۳۸] توسعه یافته، استفاده شده است. پارامترهای شبیه ساز برا ساس جدول ۳ تنظیم شده است. اندازه سطح تراشه^{۱۱} COMT× در نظر گرفته شده است. ++OMT یک محیط شبیه سازی شبکه در سطح بالای مبتنی بر رویدادهای گسسته است. Lightwave تیم آزمای شگاه تحقیقاتی VCm سنه شده شبیه ساز PhoenixSim تو سط تیم آزمای شگاه تحقیقاتی Lightwave متعلق به دانشگاه کلمبیا بر پایه زبان برنامه نوی سی ++C نو شته شده است. این شبیه ساز به محیط ++OMT اضافه می شود. برای ارزیابی مسیریاب پیشنهادی، از همبندی توری [۲۹] و الگوریتم مسیریابی XX برگمن^{۲۱} و همکاران [۳۳] استفاده می شود. که این معماری ترکیبی از یک شبکه نوری با یک شبکه الکتریکی روی ترا شه است و از ظرفیت بالای انتقال داده تو سط موجبرهای نوری و مسیریابهای سیلیکونی و همچنین توانایی بافر کردن و پردازش در سـط الکتریکی اسـتفاده

می کند. به همین دلیل شبکه نوری، داده های بزرگ را با روش راه گزینی مداری و شببکه الکتریکی، بسبته های کنترلی و داده های کوچک را بااستفاده از راه گزینی بسته ای ارسال می کند [۳].

۴–۱– بودجه توان نوری

در شـبکه نوری روی تراشـه مقـدار بودجه توان نوری یکی از محدودیتهای طراحی ا ست، که مقدار موازی سازی طول موج تو سط تسهیم تقسیم طول موج و میزان تحمل اتلاف در شبکه تعیین می شود و حد بالای این بودجه، آ ستانه توان ا ست که با P ن شان داده می شود و اگر بودجه بیشتر از این مقدار شود باعث القای اثرات غیرخطی می شود که پتانسیل تغییر حالت دادن سیگنال نوری درون سیلیکون را دارند. و باعث اتلاف زیاد و شـیفت ناخواسـته در فرکانس تشـدید ریز حلقه تشدیدگر می شوند. حد پایین این بودجه حساسیت آشکار ساز است که با S نمایش داده می شـود. اگر بودجه از این مقدار کمتر شـود. گیرنده نمی تواند سـیگنال را دریافت کند. تفاضـل مقدار P و S ، اندازه بودجه

توان نوری را مشخص می کند. باتوجه به نامساوی ۲ ، بین بودجه توان نوری و تعداد کانال طول موج در دسترس (n) و حداکثر اتلاف، در بدترین حالت شبکه رابطه وجود دارد و با افزایش حداکثر اتلاف، شبکه از تعداد کانالهای طول موج کمتری در تسهیم تقسیم طول موج بهره می برد، درنتیجه چگالی پهنای باند کاهش یافته و کارایی پهنای باند ارتباطی شبکه کاهش پیدا می کند. با افزایش مقیاس شبکه، مقدار اتلاف افزایش می یابد، بنابراین اگر اتلاف از حد مشخصی بگذرد، شبکهها قابلیت مقیاس پذیری نخواهند داشت [۲۹، ۳۳].





شــکل ۵ نمودار بیشــینه اتلاف برای چهار مسـیر یاب اورجینال، م سیرم ستقیم، متقارن و تمام مت صل با افزایش اندازه شبکه برا ساس الگوی ترافیکی همه به همه^{۱۲} را نشـان میدهد. با توجه به شـکل برای اندازه شبکههای متفاوت، م سیریاب تمام مت صل دارای کمترین اتلاف است و با افزایش اندازه شبکه اتلاف مسیریاب افزایش مییابد. بیشینه اتلاف برای اندازه شبکه ۲۶×۱۶ مسیریاب تمام متصل در مقایسه با سـه مسـیریاب اورجینال، مسیرمسـتقیم و متقارن بهترتیب دارای سه مسیریاب تمام متصل با افزایش اندازه شبکه برا ساس سه اتلاف برای مسیریاب تمام متصل با ندازه شبکه برا ساس سه الگوی ترافیکی نشـان داده شـده است. باتوجه به شکل برای هر سـه الگوی ترافیکی با افزایش اندازه شـبکه اتلاف افزایش مییابد.شـکل ۷ الگوی ترافیکی با افزایش اندازه شـبکه اتلاف افزایش مییابد.شـکل ۷ نمودار پهنایباند برای مسیریاب تمام متصل با رشد اندازه پیام براساس نمودار پهنایباند برای مسیریاب تمام متصل با رشد اندازه پیام براساس

$$-S \ge IL_{max} + 10\log_{10}^{n} \tag{(7)}$$

Р

شکل ۴ نمودار بیشینه اتلاف برای چهار مسیریاب با ر شد اندازه پیام براساس الگوی ترافیکی تصادفی^{۱۲} را نمایش میدهد. با توجه به شـکل برای اندازه پیامهای متفاوت، مسیریاب تمام متصل دارای کمترین اتلاف است و با افرایش اندازه پیام اتلاف مسیریاب کاهش مییابد. با توجه به شکل ۴ بیشینه اتلاف برای اندازه پیام ۲۰^۶ مسیریاب تمام متصل در مقایسه با سه مسیریاب اورجینال، مسیرم ستقیم و متقارن بهترتیب دارای ۲۷/۸۵٪، ۲۲/۱۲٪ و ۱۳/۲۱٪ بهبود است.





بنابراین پهنای باند شبکه افزایش می یابد به همین دلیل در شکل ۷ با افزایش اندازه پیام، برا ساس الگوی ترافیکی تصادفی پهنای باند شبکه افزایش می یابد.

۴-۲- توان مصرفی

در شبکه نوری روی تراشه توان مصرفی کل به توان مصرفی الکتریکی و توان مصرفی نوری تقسیم بندی می شود که توان مصرفی الکتریکی بی شترین تاثیر را در توان مصرفی کل دارد. در محا سبه توان مصرفی الکتریکی، سیم ها، بافر ها، مدارات کراس بار، داور الکتریکی، کلاک درختی و در محاسبه توان مصرفی نوری SEPها، تلفیق کننده ها، آشکار سازها و تنظیم دمایی تاثیر گذار هستند. که مقادیر اولیه شبیه ساز برای این عناصر در جدول ۴ نشان داده شده است. هریک از این عناصر دارای دو حالت ایستا و پویا هستند که از محا سبهی مجموع آنها توان مصرفی کل آن عنصر محا سبه می شود [۲۲–۴۰]. مهمترین عامل در توان مصرفی نوری، تعداد SEPهای روشن در طول مسیر حرکت

سیگنال نوری ا ست به بیان دیگر هرچه تعداد چرخش سیگنال نوری تو سط PSE در طول م سیر کمتر با شد توان نوری کمتری م صرف می شود [۴۱].

1000

100

10000

100000

10000

600

500

100

0

6



شکل ۷: پهنای باند با رشد اندازه پیام براساس الگوی ترافیکی

تصادفي

Parameter	Value
Modulators (dynamic energy) [42]	85 fJ/bit
Modulators (static energy) [40]	30 µ W
PSE (dynamic energy) [40]	375 fJ/bit
PSE (static energy) [40]	$400 \mu W$
Detector energy [40]	50 fJ/bit
Thermal ring tuning [40]	100 µW/ring

شکل ۸ توان مصرفی کل برای چهار مسیریاب با ر شد اندازه پیام برا ساس الگوی ترافیکی را نمایش میدهد. با توجه به شکل برای اندازه پیامهای متفاوت، مسیریاب تمام متصل دارای کمترین توان مصرفی کل است.



شکل ۸ : توان مصرفی کل با رشد اندازه پیام براساس الگوی ترافیکی تصادفی



شکل ۹: توان مصرفی کل برای اندازه شبکه ۱۶×۱۶ براساس شـکل ۹ توان مصـرفی کل برای چهار مسـیریاب و اندازه شـبکه ۱۶×۱۶ برا ساس الگوی ترافیکی همه به همه را ن شان میدهد. با توجه به شکل، مسیریاب تمام متصل دارای کمترین توان مصرفی کل است.

شکل ۱۰ توان مصرفی کل برای مسیریاب تمام متصل با افزایش اندازه شبکه براساس سه الگوی ترافیکی نشان داده شده است. باتوجه به شکل برای هر سه الگوی ترافیکی با کاهش اندازه شبکه توان مصرفی کل کاهش مییابد.

۴-۳- تاخیر و زمان اجرا

با توجه به این که در شبیه سازی از راه گزینی مداری ا ستفاده می شود، کنترل انتشار سیگنال از طریق پروتکل برپایی مسیر سبب افزایش تاخیر شبکه می شود [۳۶].

زمان ورود بسته تا رسیدن به مقصد شامل ذخیره مسیر و ارسال مجدد بسته در صورت نر سیدن بسته به مقصد است. که این زمان برروی تاخیر تاثیر گذار است. شکل ۱۱ میانگین تاخیر شبکه برای مسیریاب تمام متصل با افزایش اندازه شبکه برا ساس الگوی ترافیکی همه به همه را نشان میدهد. با توجه به شکل با افزایش اندازه شبکه تاخیر مسیریاب افزایش مییابد.

در شکل ۱۱ تاخیر ایجاد مسیر صحیح۱۵ در مقایسه با زمان انتظار در صف واسط شبکه ۱۶، بسیار کم است در زمان انتظار در صف وا سط شبکه، بسته در صف منتظر میماند تا مسیر از مبدا تا مقصد ذخیره شود. زمان انتظار سبب افزایش تاخیر می شود وقتی مسیر موفقیت آمیز ذخیره شود فلیت سرآیند ارسال می شود و پاسخ دریافت



شکل ۱۰ : توان مصرفی کل با افزایش اندازه شبکه براساس سه الگوی و سپس م سیر ایجاد می شود در ایجاد کردن م سیر زمان انتظار وجود ندارد به همین دلیل زمان انتظار در صف واسط شبکه، بیشتر است.

شـکل ۱۲ زمان اجرای کل برای مسـیریاب تمام متصـل با افزایش اندازه شـبکه براسـاس الگوی ترافیکی همه به همه را نشـان میدهد. با توجه به شکل، با افزایش اندازه شبکه زمان اجرای کل افزایش مییابد.



شکل ۱۱ : میانگین تاخیر با افزایش اندازه شبکه براساس الگوی ترافیکی همه به همه



الگوی ترافیکی همه به همه



شکل ۱۳ : توان مصرفی کل برای چهار مسیریاب و کاربردهای متفاوت

۴-۴- کاربردهای علمی

برای ارز یابی مسیر یاب پیشینهادی از کاربرد های علمی از قبیل Cactus ،Tornado ،MADbench ،GTC استفاده شده است [۴۶–۴۴].

جدول۵ ویژگیهای کاربردها را نمایش میدهد این کاربردها شامل مجموعهای از ارتباطات بین هستهها هستند که در زمان اجرای کامل هر کاربرد بر روی یک شبکه ۶۴ گره رخ میدهند. هر کاربرد به تعداد فازهای مختلف تقسیم بندی شده است. در واقع در هر فاز باید تعدادی ارتباط معین برقرار شوند تا به فاز بعدی برود. ویژگی این مجموعه انتخابی از کاربردها به منظور ارزیابی مسیریاب، تنوع آن ها از لحاظ اندازه پیغام است [۴۳].

در شکل ۱۳ نمودار توان مصرفی کل برای کاربرد GTC و Cactus با استفاده از چهار مسیریاب محاسبه شده است. با توجه به شکل برای هر دو کاربرد، مسیریاب تمام متصل دارای کمترین توان مصرفی کل است.

جدول ۵ : ویژگیهای کاربردهای علمی [۴۳]

Benchmark	Num Phases	Num Messages	Total Size (B)	Avg Msg Size (B)
Tornado	1	6400	614400	96
Cactus	2	285	7296000	25600
GTC	2	63	8177148	129796
MADbench	195	15414	86516544	5613



شکل ۱۴ : بیشینه اتلاف برای چهار مسیریاب و کاربردهای متفاوت

Transmission latency

Success setup latency

Time in NIF Q

Blocking latency

2.00E-04

1.80E-04

1.60E-04

3€ 1.40E-04

1.20E-04

1.00E-04

age 8.00E-05

₩6.00E-05

4.00E-05

2.00E-05

0.00E+00







arc

Cactus

Tomado





شــکل ۱۴ بیشــینه اتلاف را برای چهار کاربرد Cactus، Tornado. و چهار مسیریاب نمایش میدهد، با توجه به شکل برای هر چهار کاربرد، مسیریاب تمام متصل دارای کمترین اتلاف است. بیشینه اتلاف در مسیریاب تمام متصل در مقایسه با مسیریاب اورجینال بیشینه اتلاف در مسیریاب تمام متصل در مقایسه با مسیریاب اورجینال دارای ۲۸/۲۲٪، ۲۴/۴۶٪، ۲۸/۷۲٪ و ۲۹/۲۰٪ بهبود است.

GTC ،Tornado-Small شـکل ۱۵ نمودار پهنایباند را برای کاربرد MADbench برای مسیریاب تمام متصل نمایش میدهد.

شـکل ۱۶ و ۱۷ بهترتیب نمودار میانگین تاخیر شـبکه و زمان اجرا برای چهار کاربرد GTC ، Tornado، Cactus و MADbench با مسیریاب تمام متصل را نمایش میدهد. multiprocessors," in High-Performance Interconnects, 2007. HOTI 2007. 15th Annual IEEE Symposium on, 2007, pp. 29-38: IEEE.

- [6] R. A. Soref and J. P. Lorenzo, "All-silicon active and passive guided-wave components for lambda= 1.3 and 1.6 microns," IEEE Journal of Quantum Electronics, vol. 22, pp. 873-879, 1986.
- [7] D. A. Miller, "Rationale and challenges for optical interconnects to electronic chips," Proceedings of the IEEE, vol. 88, no. 6, pp. 728-749, 2000.
- [8] A. Dhiman, "Silicon photonics: a review," IOSR J. Appl. Phys, vol. 3, pp. 67-79.
- [9] S. Werner, J. Navaridas, and M. Luj.^hn, "A Survey on Optical Network-on-Chip Architectures," ACM Computing Surveys (CSUR), vol. 50, pp. 89.
- [10] R. Syms and J. Cozens, "Optical guided waves and devices. 1992," ed: McGraw-Hill.

[۱۱] اشکان قنبری، علی صدر و مهران نیکو، «بیشینه سازی ضریب فشردگی و پهنای باند پالس های نوری با استفاده از چرپ فرکانسی در فیبرهای فوتونیک کریستال» مجله مهندسی برق دانشگاه تبریز، دوره ۴۳، شماره ۲، صفحه ۲۲–۳۱، پاییز ۱۳۹۲.

- [12] M. Lipson, "Guiding, modulating, and emitting light on siliconchallenges and opportunities," Lightwave Technology, Journal of, vol. 23, no. 12, pp. 4222-4238, 2005.
- [13] H. Gu, J. Xu, and W. Zhang, "A low-power fat tree-based optical network-on-chip for multiprocessor system-on-chip," in Proceedings of the conference on Design, Automation and Test in Europe, 2009, pp. 3-8: European Design and Automation Association.
- [14] P. Koonath, T. Indukuri, and B. Jalali, "Add-drop filters utilizing vertically coupled microdisk resonators in silicon," Applied Physics Letters, vol. 86, no. 9, p. 091102, 2005.
- [15] B. G. Lee, A. Biberman, N. Sherwood-Droz, C. B. Poitras, M. Lipson, and K. Bergman, "High-Speed 2\$\\ times\, \$2 Switch for Multiwavelength Silicon-Photonic Networks–On-Chip," Journal of Lightwave Technology, vol. 27, no. 14, pp. 2900-2907, 2009.
- [16] K. M. İmre, "Dual-mode routing approach for photonic network on chip platforms," The Journal of Supercomputing, vol. 72, no. 3, pp. 904-925, 2016.
- [17] H. Wang, M. Petracca, A. Biberman, B. G. Lee, L. P. Carloni, and K. Bergman, "Nanophotonic optical interconnection network architecture for on-chip and off-chip communications," in Optical Fiber Communication Conference, 2008, p. JThA92: Optical Society of America.
- [18] Z. Chang, J. Tang, and Y. Jin, "An insertion loss balance aware routing scheme in photonic network on chip," in Information, Communications and Signal Processing, 2009. ICICS 2009. 7th International Conference on, 2009, pp. 1-5: IEEE.
- [19] A. Shacham, K. Bergman, and L. P. Carloni, "On the design of a photonic network-on-chip," in Proceedings of the First International Symposium on Networks-on-Chip, 2007, pp. 53-64: IEEE Computer Society.
- [20] J. Chan, A. Biberman, B. G. Lee, and K. Bergman, "Insertion loss analysis in a photonic interconnection network for on-chip and off-chip communications," IEEE Lasers and Electro-Optics Society (LEOS), 2008.
- [21] M. J. Cianchetti and D. H. Albonesi, "A low-latency, highthroughput on-chip optical router architecture for future chip multiprocessors," ACM Journal on Emerging Technologies in Computing Systems (JETC), vol. 7, no. 2, p. 9, 2011.
- [22] H. Gu, K. H. Mo, J. Xu, and W. Zhang, "A low-power low-cost optical router for optical networks-on-chip in multiprocessor systems-on-chip," in VLSI, 2009. ISVLSI'09. IEEE Computer Society Annual Symposium on, 2009, pp. 19-24: IEEE.
- [23] A. B. Ahmed and A. B. Abdallah, "Hybrid silicon-photonic network-on-chip for future generations of high-performance many-core systems," The Journal of Supercomputing, vol. 71, no. 12, pp. 4446-4475, 2015.
- [24] Y. Ye, J. Xu, X. Wu, W. Zhang, W. Liu, M. Nikdast, X. Wang, Z. Wang, and Z. Wang, "Thermal analysis for 3D optical network-on-chip based on a novel low-cost 6x 6 optical router," in Optical Interconnects Conference, 2012 IEEE, 2012, pp. 110-111: IEEE.

با توجه به شــکل ۱۱ و ۱۶ عوامل موثر بر تاخیر شــبکه، تاخیر انتقال، زمان انتظار در صف واسط شبکه، تاخیر انسداد و تاخیر برپایی هستند. که زمان انتظار در صف واسط شبکه بیشترین تاثیر را بر تاخیر دارد زیرا بسته در صف منتظر میماند تا مسیر از مبدا تا مقصد ذخیره شود.

باتوجه به جدول ۵ کاربرد GTC و Cactus اندازه پیغامهای بزرگتر و تعداد فاز کمتری دارند در حالی که MADbench دارای اندازه پیغام کوچکتر با تعداد فاز بیشتر است بنابراین برا ساس نتایج شبیه سازی کاربرد GTC و Cactus دارای اتلاف و توان مصرفی، تاخیر و زمان اجرا کمتر و پهنای باند بیشتر در مقایسه با کاربرد MADbench است.

۵– نتیجه

یکی از روشهای کاهش اتلاف سیگنال نوری و توان مصرفی کاهش تعداد ریز حلقه تشدیدگر، تعداد تقاطع موجبر و استفاده از PSEهای موازی در طراحی مسیریاب نوری است، در این مقاله یک مسیریاب چهار درگاهی بدون انسداد سازگار با هر الگوریتم مسیریابی ارائه شده است. این مسیریاب در شبکه نوری روی ترا شه با همبندی توری دو بعدی پیاده سازی شده است که مسیریاب پیشنهادی می تواند در هر همیندی از شبکه نوری روی ترا شه مورد استفاده قرار گیرد. استفاده از 2×1 PSE موازی در طراحی این مسیریاب سبب کاهش تعداد تقاطع موجیر در مسیریاب شده است، کاهش تعداد تقاطع موجیر و خاموش بودن ریزحلقه تشدیدگر در مسیر مستقیم عبور سیگنال نوری در مسیریاب پیشنهادی سبب کاهش توان مصرفی، اتلاف و مساحت سطح ترا شه می گردد. برا ساس نتایج شبیه سازی ساختار مسیریاب برروی اتلاف و توان مصرفی در شبکه نوری روی تراشه تاثیر گذار است که مسیریاب ارائه شده در مقایسه با سه مسیریاب اورجینال، مسیرمستقیم و متقارن دارای اتلاف، تاخیر و توان مصرفی کمتر و پهنایباند بیشتر است. با کاهش اتلاف و توان مصرفی توسط مسیریاب ارائه شده در شبکه نوری روی تراشه و استفاده از تسهیم تقسیم طول موج، چگالی يهنايباند و مقياس يذيري شبكه افزايش مي يابد.

مراجع

G. De Micheli and L. Benini, *Networks on chips: technology and tools*. Academic Press, 2006.

[۲] رضا تقیزاده و محمدعلی جبرئیل جمالی، «مسیریاب غیروفقی شبکه

بر تراشه باقابلیت همزمان تحمل پذیری خرابی و آزمایش برخط اتصالات

بین مسیریابها» مجله مهندسی برق دانشگاه تبریز، دوره ۴۷، شماره

۴، صفحه ۱۳۹۶–۱۳۹۵، زمستان ۱۳۹۶.

- [3] A. Shacham, K. Bergman, and L. P. Carloni, "Photonic networkson-chip for future generations of chip multiprocessors," Computers, IEEE Transactions on, vol. 57, no. 9, pp. 1246-1260, 2008.
- [4] J. W. Goodman, F. I. Leonberger, S.-Y. Kung, and R. A. Athale, "Optical interconnections for VLSI systems," Proceedings of the IEEE, vol. 72, no. 7, pp. 850-866, 1984.
- [5] A. Shacham, B. G. Lee, A. Biberman, K. Bergman, and L. P. Carloni, "Photonic NoC for DMA communications in chip

- [36] G. Hendry and J. Chan, "PhoenixSim 1.0 User Manual," Lightwave Research Lab, Columbia Univ., New York, NY, USA, 2011.
- [37] A. Varga and R. Hornig, "An overview of the OMNeT++ simulation environment," in Proceedings of the 1st international conference on Simulation tools and techniques for communications, networks and systems & workshops, 2008, p. 60: ICST (Institute for Computer Sciences, Social-Informatics and Telecommunications Engineering).
- [38] A. Varga, "The OMNeT++ discrete event simulation system," in Proceedings of the European simulation multiconference (ESM'2001), 2001, vol. 9, no. S 185, p. 65: sn.
- [39] N. E. Jerger and L.-S. Peh, On-chip networks, Synthesis Lectures on Computer Architecture, vol. 4, no. 1, pp. 1-141, 2009.
- [40] J. Chan and K. Bergman, "Photonic interconnection network architectures using wavelength-selective spatial routing for chipscale communications," Journal of Optical Communications and Networking, vol. 4, no. 3, pp. 189-201, 2012.
- [41] L. Liu and Y. Yang, "Energy-aware routing in hybrid optical network-on-chip for future multi-processor system-on-chip," Journal of Parallel and Distributed Computing, vol. 73, no. 2, pp. 189-197, 2013.
- [42] M. R. Watts, D. C. Trotter, R. W. Young, and A. L. Lentine, "Ultralow power silicon microdisk modulators and switches," in 5th Annual Conference on Group IV Photonics, 2008, pp. 4-6.
- [43] G. Hendry, S. Kamil, A. Biberman, J. Chan, B. G. Lee, M. Mohiyuddin, A. Jain, K. Bergman, L. P. Carloni, and J. Kubiatowicz, "Analysis of photonic networks for a chip multiprocessor using scientific applications," in Networks-on-Chip, 2009. NoCS 2009. 3rd ACM/IEEE International Symposium on, 2009, pp. 104-113: IEEE.
- [44] Z. Lin, S. Ethier, T. Hahm, and W. Tang, "Size scaling of turbulent transport in magnetically confined plasmas," Physical Review Letters, vol. 88, no. 19, p. 195004, 2002.
- [45] Cactus Computational Toolkit [Online]. Available: http://www.cactuscode.org/.
- [46] J. Borrill, J. Carter, L. Oliker, D. Skinner, and R. Biswas, "Integrated performance monitoring of a cosmology application on leading HEC platforms," in 2005 International Conference on Parallel Processing (ICPP'05), 2005, pp. 119-128: IEEE.

- [25] A. W. Poon, F. Xu, and X. Luo, "Cascaded active silicon microresonator array cross-connect circuits for WDM networkson-chip," presented at Integrated Optoelectronic Devices 2008, 2008.
- [26] A. W. Poon, X. Luo, F. Xu, and H. Chen, "Cascaded microresonator-based matrix switch for silicon on-chip optical interconnection," Proc. IEEE, vol. 97, pp. 1216-1238, 2009.
- [27] P. Guo, W. Hou, L. Guo, Q. Yang, Y. Ge, and H. Liang, "Low Insertion Loss and Non-Blocking Microring-Based Optical Router for 3D Optical Network-on-Chip," IEEE Photonics Journal, vol. 10, pp. 1-10.
- [28] L. Guo, W. Hou, and P. Guo, "Designs of 3D mesh and torus optical Network-on-Chips: Topology, optical router and routing module," China Communications, vol. 14, pp. 17-29.
- [29] J. Chan, G. Hendry, K. Bergman, and L. P. Carloni, "Physicallayer modeling and system-level design of chip-scale photonic interconnection networks," IEEE Transactions on computer-aided design of integrated circuits and systems, vol. 30, no. 10, pp. 1507-1520, 2011.
- [30] F. Xia, L. Sekaric, and Y. Vlasov, "Ultracompact optical buffers on a silicon chip," Nature photonics, vol. 1, no. 1, pp. 65-71, 2007.
- [31] W. Bogaerts, P. Dumon, D. Van Thourhout, and R. Baets, "Low-loss, low-cross-talk crossings for silicon-on-insulator nanophotonic waveguides," Optics letters, vol. 32, no. 19, pp. 2801-2803, 2007.
- [32] B. G. Lee, A. Biberman, P. Dong, M. Lipson, and K. Bergman, "All-optical comb switch for multiwavelength message routing in silicon photonic networks," IEEE Photonics Technology Letters, vol. 20, no. 10, pp. 767-769, 2008.
- [33] K. Bergman, L. P. Carloni, A. Biberman, J. Chan, and G. Hendry, *Photonic Network-on-Chip Design*. Springer, 2014.
- [34] H. Wang, M. Petracca, A. Biberman, B. G. Lee, L. P. Carloni, and K. Bergman, "Nanophotonic optical interconnection network architecture for on-chip and off-chip communications," presented at Optical Fiber Communication Conference, 2008.
- [35] J. Chan, G. Hendry, A. Biberman, K. Bergman, and L. P. Carloni, "Phoenixsim: A simulator for physical-layer analysis of chip-scale photonic interconnection networks," in Proceedings of the Conference on Design, Automation and Test in Europe, 2010, pp. 691-696: European Design and Automation Association.

زيرنويسها

- ⁹ Mesh topology
- ¹⁰ Full Connection
- $^{\rm 11}$ die size
- ¹² Bergman
- 13 Random
- 14 all-to-all
- ¹⁵ Success setup latency
- ¹⁶ Time in NIF Q

- 1 switch
- ² Waveguide
- ³ Wavelength Division Multiplexing
- ⁴ Micro-ring-Resonator
- ⁵ Torus
- ⁶ Original
- ⁷ Straight path
- ⁸ Symmetric