%0 Journal Article %T طراحی مدولاتور دلتا سیگمای متعامد پیشخور زمان پیوسته با حذف جمع کننده به روشی جدید برای گیرنده‌های LOW-IF کم‌مصرف %J مجله مهندسی برق دانشگاه تبریز %I رئیس دانشکده مهندسی برق و کامپیوتر %Z 2008-7799 %A شمسی, علیرضا %A نجفی اقدم, اسماعیل %D 2019 %\ 04/21/2019 %V 49 %N 1 %P 295-305 %! طراحی مدولاتور دلتا سیگمای متعامد پیشخور زمان پیوسته با حذف جمع کننده به روشی جدید برای گیرنده‌های LOW-IF کم‌مصرف %K مبدل دلتا سیگمای متعامد کم‌مصرف %K حذف جمع کننده %K استاندارد WCDMA %K گیرنده Low-IF %R %X در این مقاله یک مدولاتور دلتا سیگمای متعامد (QDSM) پیشخور[i](FF) زمان پیوسته (CT)مرتبه سه پایین‌گذر(LP) طراحی‌شده و بلوکه‌ای جمع‌کننده این ساختار با روش جدید سیستمی حذف شده‌اند. در این روش، تابع تبدیل مدولاتور بدون تغییر باقی می‌ماند. در نتیجه، با وجود این‌که محدودیت‌های ناشی از جمع‌کننده‌ها روی حلقه فیلتر رفع شده و مصرف توان و سطح تراشه کاهش یافته است، کارآیی مدولاتور کاهش پیدا نمی‌کند. مدولاتور طراحی‌شده برای استاندارد WCDMA با فرکانس مرکزی 1 مگاهرتز و پهنای باند 2 مگاهرتز در تکنولوژی 180nm CMOS در سطح مدار پیاده‌سازی شده‌است. نرخ سیگنال به نویز طیف خروجی این مدولاتور با کوانتایزر سه بیتی و به ازای نرخ فرانمونه‌برداری 32، برابر 75.9 دسی‌بل است. ضریب شایستگی (FOM) مدولاتور طراحی‌شده نسبت به نمونه‌های قبلی بیش از 10% بهبود یافته و به مقدار  pj/conv) 0.339) رسیده است. %U https://tjee.tabrizu.ac.ir/article_8653_ca91a93e9fafdf9ad4710de06e1035c5.pdf